JPS6021654A - バツフアメモリ - Google Patents
バツフアメモリInfo
- Publication number
- JPS6021654A JPS6021654A JP58129316A JP12931683A JPS6021654A JP S6021654 A JPS6021654 A JP S6021654A JP 58129316 A JP58129316 A JP 58129316A JP 12931683 A JP12931683 A JP 12931683A JP S6021654 A JPS6021654 A JP S6021654A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- counter
- memory
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、パケット中継交換機等のパケット通信装置に
おいて、その処理データ（例えばパケット）を一旦蓄積
したのちに送出するためのバッファメモリに関するもの
である。
おいて、その処理データ（例えばパケット）を一旦蓄積
したのちに送出するためのバッファメモリに関するもの
である。
ランダムアクセスメモリをバックアメモリとして使用し
た従来のパケット通信装置は、−例として、データの送
受信をする都度に、その処理装置が上記バッファメモリ
中のデータ（例えばパケット）数を計数・表示するため
のカウンタの増減を行なっているので、処理装置の負荷
が大きく、パケット通信装置全体の処理能方向上を妨げ
る一因となっている。
た従来のパケット通信装置は、−例として、データの送
受信をする都度に、その処理装置が上記バッファメモリ
中のデータ（例えばパケット）数を計数・表示するため
のカウンタの増減を行なっているので、処理装置の負荷
が大きく、パケット通信装置全体の処理能方向上を妨げ
る一因となっている。
本発明の目的は、上記した従来技術の欠点をなくし、パ
ケット通信装置のバッファメモリ中のデータ数の計数・
表示に関して、その処理装置の負荷を軽減するとともに
、アドレス設定時間を不要としてバッファメモリに対す
る高速メモリアクセスを可能とするバッファメモリを提
供することにある。
ケット通信装置のバッファメモリ中のデータ数の計数・
表示に関して、その処理装置の負荷を軽減するとともに
、アドレス設定時間を不要としてバッファメモリに対す
る高速メモリアクセスを可能とするバッファメモリを提
供することにある。
本発明に係るバッファメモリの構成は、パケット通信装
置の処理装置の制御によってデータのライト・リードが
行われるバッファメモリにおいて、データを指定位置に
格納するメモリマトリックスと、処理装置からのライト
開始信号によってクリアされたのち同ライト要求信号に
よって上記データを格納すべき指定位置を設定し、また
、処理装置からのリード開始信号によってクリアされた
のち、特にライト状態からリード状態への遷位のときは
、更に、その内容をリードすべきデータ数として送出し
たのち、処理装置からのリード要求信号によってリード
すべきデータの格納位置を設定するアドレスカウンタと
、上記アドレスカウンタから送出されるリートスヘキデ
ータ数を蓄積するアドレスレジスタと、上記アドレスカ
ウンタの内容と上記アドレスレジスタの内容どを照合・
比較し、前者が後者よりも大となったときに処理装置に
対してリード完了信号を送出する照合回路とからなるよ
うにしたものである。
置の処理装置の制御によってデータのライト・リードが
行われるバッファメモリにおいて、データを指定位置に
格納するメモリマトリックスと、処理装置からのライト
開始信号によってクリアされたのち同ライト要求信号に
よって上記データを格納すべき指定位置を設定し、また
、処理装置からのリード開始信号によってクリアされた
のち、特にライト状態からリード状態への遷位のときは
、更に、その内容をリードすべきデータ数として送出し
たのち、処理装置からのリード要求信号によってリード
すべきデータの格納位置を設定するアドレスカウンタと
、上記アドレスカウンタから送出されるリートスヘキデ
ータ数を蓄積するアドレスレジスタと、上記アドレスカ
ウンタの内容と上記アドレスレジスタの内容どを照合・
比較し、前者が後者よりも大となったときに処理装置に
対してリード完了信号を送出する照合回路とからなるよ
うにしたものである。
以下、本発明の実施例を図に基づいて説明する。
図は、本発明に係るバッファメモリの一実施例のブロッ
ク図である。
ク図である。
ここで、１はメモリマトリックス、２はアドレスカウン
タ、３はアドレスレジスタ、４は照合回路、５は信号ゲ
ート回路、６はデータバスである。
タ、３はアドレスレジスタ、４は照合回路、５は信号ゲ
ート回路、６はデータバスである。
まず、ライト開始信号ＷＳＴが入力されるとアドレスカ
ウンタ２がクリアされる。続いてライト要求信号ＷＱが
到来すると、アドレスカウンタ２で示されるメモリマト
リックス１の格納位置にデータバス６上のデータが取り
込まれ、アドレスカランｐ２が歩進する。
ウンタ２がクリアされる。続いてライト要求信号ＷＱが
到来すると、アドレスカウンタ２で示されるメモリマト
リックス１の格納位置にデータバス６上のデータが取り
込まれ、アドレスカランｐ２が歩進する。
アドレスカウンタ２は、その歩進を完了するまでの間、
メモリイネーブル信号ＭＥを送出してアクセスを拒否す
る。
メモリイネーブル信号ＭＥを送出してアクセスを拒否す
る。
以後、ライト要求の都度に上記動作を繰り返す０
次に、リード開始信号Ｒ８Ｔが入力されるとアドレスカ
ウンタ２は、それがライト状態からリード状態への遷移
の場合は、その内容（カウント値）をアドレスレジスタ
３に転送したのちそのカウント値をクリアする。リード
状態における再度のリード開始信号のＲ８Ｔの場合は、
アドレスレジスタ６の設定を行なわない。
ウンタ２は、それがライト状態からリード状態への遷移
の場合は、その内容（カウント値）をアドレスレジスタ
３に転送したのちそのカウント値をクリアする。リード
状態における再度のリード開始信号のＲ８Ｔの場合は、
アドレスレジスタ６の設定を行なわない。
以後、リード要求信号ＲＱがあると、アドレスカウンタ
２によって示されるメモリマトリックス１内のデータを
データバス６に取り出し、アドレスカウンタ２ｆ：歩進
する。
２によって示されるメモリマトリックス１内のデータを
データバス６に取り出し、アドレスカウンタ２ｆ：歩進
する。
さらに、リード要求信号ＲＱがあった場合、アドレスカ
ウンタ２の値がアドレスレジスタ３の値より大きいとき
は、照合回路４がリード完了信号ＲＦｆ；Ｉ：送出する
。
ウンタ２の値がアドレスレジスタ３の値より大きいとき
は、照合回路４がリード完了信号ＲＦｆ；Ｉ：送出する
。
なお、メモリマトリックス１．信号ゲート回路５は、所
定のチップセレクト信号ｃｓによって動作を行いうるよ
うになっている。
定のチップセレクト信号ｃｓによって動作を行いうるよ
うになっている。
このように、バッファメモリ内にデータカウンタ（アド
レスカウンタ２）をもたせることにより、一般にパケッ
ト通信装置で必要なパケットの組立・分解の際のカウン
ト処理は、処理装置の負荷とは関係がなくなり、その分
だけ処理装置の負荷が軽減され（約１ｏ％）、例えば、
収容端末数の増加彦ど処理能力の向上が得られる。
レスカウンタ２）をもたせることにより、一般にパケッ
ト通信装置で必要なパケットの組立・分解の際のカウン
ト処理は、処理装置の負荷とは関係がなくなり、その分
だけ処理装置の負荷が軽減され（約１ｏ％）、例えば、
収容端末数の増加彦ど処理能力の向上が得られる。
また、それに伴なってアドレスレジスタ３もバッファメ
モリ内おくことができるようになりその設定は上記アド
レスカウンタ２の出力で行われるので、処理装置からア
ドレス設定をする必要がなく、その設定時間をなくして
高速メモリアクセスも可能となる。
モリ内おくことができるようになりその設定は上記アド
レスカウンタ２の出力で行われるので、処理装置からア
ドレス設定をする必要がなく、その設定時間をなくして
高速メモリアクセスも可能となる。
以上、詳細に説明したように、本発明にょれば、パケッ
ト通信装置の処理装置の負荷を軽減するとともに、バッ
ファメモリに対する高速メモリアクセスの実現ができる
ので、パケット通信装置の処理能力の向上に顕著な効果
が得られる。
ト通信装置の処理装置の負荷を軽減するとともに、バッ
ファメモリに対する高速メモリアクセスの実現ができる
ので、パケット通信装置の処理能力の向上に顕著な効果
が得られる。
図は、本発明に係るバッファメモリの一実施例のブロッ
ク図である。 １・・・メモリマトリックス ２・・・アドレスカウンタ ３・・・アドレスレジスタ ４・・照合回路 ５・・信号ゲート回路 ６・・・データバス
ク図である。 １・・・メモリマトリックス ２・・・アドレスカウンタ ３・・・アドレスレジスタ ４・・照合回路 ５・・信号ゲート回路 ６・・・データバス
Claims (1)
- １、パケット通信装置の処理装置の制御によってデータ
のライト・リードが行われるバッファメモリにおいて、
データを指定位置に格納するメモリマトリックスと、処
理装置からのライト開始信号によってクリアされたのち
同ライト要求信号によって上記データを格納すべき指定
位置を設定し、また、処理装置からのリード開始信号に
よってクリアされたのち特にライト状態からリード状態
への遷位のときは、更に、その内容をリードすべきデー
タ数として送出したのち、処理装置からのリード要求信
号によってリードすべきデータの格納位置を設定するア
ドレスカウンタと、上記アドレスカウンタから送出され
るリードすべきデータ数を蓄積するアドレスレジスタと
、上記アドレスカウンタの内容と上記アドレスレジスタ
の内容とを照合・比較し、前者が後者゛よりも大となっ
たときに処理装置に対してリード完了信号を送出する照
合回路とから構成したことを特徴とするバッファメモリ
０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58129316A JPS6021654A (ja) | 1983-07-18 | 1983-07-18 | バツフアメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58129316A JPS6021654A (ja) | 1983-07-18 | 1983-07-18 | バツフアメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6021654A true JPS6021654A (ja) | 1985-02-04 |
Family
ID=15006557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58129316A Pending JPS6021654A (ja) | 1983-07-18 | 1983-07-18 | バツフアメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6021654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5836292A (en) * | 1995-12-14 | 1998-11-17 | Toyota Jidosha Kabushiki Kaisha | Heater controller for an air-fuel ratio sensor |
-
1983
- 1983-07-18 JP JP58129316A patent/JPS6021654A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5836292A (en) * | 1995-12-14 | 1998-11-17 | Toyota Jidosha Kabushiki Kaisha | Heater controller for an air-fuel ratio sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960705283A (ko) | 데이터 흐름 제어 및 다중 처리 유니트를 가진 상 압축 코프로세서(image compression coprocessor with data flow control and multiple processing units) | |
| US5706425A (en) | Timeout process circuit and receiver including this timout process circuit | |
| GB1176927A (en) | Input/Output Control System for Electronic Computer | |
| EP0525736B1 (en) | Data storing system for a communication control circuit | |
| JPS6021654A (ja) | バツフアメモリ | |
| US5590286A (en) | Method and apparatus for the pipelining of data during direct memory accesses | |
| JPS61165170A (ja) | バス制御方式 | |
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| KR940004260Y1 (ko) | 메인 메모리 및 캐시 메모리 회로 | |
| JPS63180153A (ja) | キヤツシユ記憶のラインバツク制御方式 | |
| JPS63293660A (ja) | 通信制御装置 | |
| JP2601937B2 (ja) | Ｄｍａコントローラ | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JP2533958B2 (ja) | デ―タ先行セット装置 | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPH0736820A (ja) | Ｉ／ｏ制御装置 | |
| JPH0685154B2 (ja) | 中間バッファ制御方式 | |
| JPH0273747A (ja) | 交換処理待ちキュー優先制御回路 | |
| JPH01291350A (ja) | チャネル装置 | |
| JPH04205452A (ja) | Ｄｍａコントローラ | |
| JPS63187349A (ja) | 記憶装置 | |
| JPS6393057A (ja) | キヤツシユ記憶装置 | |
| JPH0769885B2 (ja) | デ−タ転送装置 | |
| JPS628243A (ja) | キヤツシユ・メモリ | |
| JPS61217859A (ja) | デ−タ転送方式 |