JPS60202973A - レ−ザダイオ−ド駆動回路 - Google Patents
レ−ザダイオ−ド駆動回路Info
- Publication number
- JPS60202973A JPS60202973A JP59060415A JP6041584A JPS60202973A JP S60202973 A JPS60202973 A JP S60202973A JP 59060415 A JP59060415 A JP 59060415A JP 6041584 A JP6041584 A JP 6041584A JP S60202973 A JPS60202973 A JP S60202973A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- laser diode
- data
- circuit
- datum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/06209—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in single-section lasers
- H01S5/06216—Pulse modulation or generation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Optical Communication System (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は光通信システムに使用されるレーザダイオード
（以下ＬＤと称す）駆動回路に関する。
（以下ＬＤと称す）駆動回路に関する。
（ｂ） 従来技術と問題点
最近光通信システムの発展に伴ないデータ通信速成が高
速化される傾向にあり、この光通信システムに使用され
るＬＤの駆動も高速パルスでＯＮ。
速化される傾向にあり、この光通信システムに使用され
るＬＤの駆動も高速パルスでＯＮ。
ＯＦＦされることになる。−万ＬＤの発光立上り時間に
は遅延特性があり、この遅延特性は前のデータが％Ｏｌ
の時には特に顕著に現われる如く、過去のデータの履歴
に依存するのでデータにジッタをもつようになる。
は遅延特性があり、この遅延特性は前のデータが％Ｏｌ
の時には特に顕著に現われる如く、過去のデータの履歴
に依存するのでデータにジッタをもつようになる。
以下、図面に従って説明する。第１図の実線のデータ（
ａ）はＲＺデータ１．１．０１を示し、点線のデータ（
ｂ）はデータ（ａ）によりＬＤを駆動して得られる光出
力を示す。データの遅延Δｔは前のデータが０の時、次
の１のデータに顕著に起る。
ａ）はＲＺデータ１．１．０１を示し、点線のデータ（
ｂ）はデータ（ａ）によりＬＤを駆動して得られる光出
力を示す。データの遅延Δｔは前のデータが０の時、次
の１のデータに顕著に起る。
上記のＲＺデータの遅延によりジッタが発生し、受信側
においてデータ誤率を劣化させる欠点を生ずる。
においてデータ誤率を劣化させる欠点を生ずる。
（ｃ） 発明の目的
本発明は上記の欠点を解決するために、ＬＤで遅延する
データを予め平均遅延時間Δｔだけ１データを拡げるこ
とによりＬＤより再生されるデータのジッタを減少させ
るレーザダイオード駆動回路を提供することを目的とす
る。
データを予め平均遅延時間Δｔだけ１データを拡げるこ
とによりＬＤより再生されるデータのジッタを減少させ
るレーザダイオード駆動回路を提供することを目的とす
る。
（ｄ） 発明の構成
本発明は前記目的を達成するためにデジタル１δ号によ
りレーザダイオードを駆動するレーザダイオード駆動回
路において、１クロック分前のデータがＩＯ“である時
それに続く％１′のデータのパルス幅を該レーザダイオ
ードの発光遅延分だけ広くして該レーザダイオード姿駆
動することを特徴とする。
りレーザダイオードを駆動するレーザダイオード駆動回
路において、１クロック分前のデータがＩＯ“である時
それに続く％１′のデータのパルス幅を該レーザダイオ
ードの発光遅延分だけ広くして該レーザダイオード姿駆
動することを特徴とする。
（ｅ） 発明の実施例
本発明はＮＲＺデータをＲＺデータに変換するに際し、
前のデータが１のとき次のデータの立上りを７ツ１定時
間遅延させてデータ内に生ずるジッタを抑圧するレーザ
ダイオード駆動回路である。
前のデータが１のとき次のデータの立上りを７ツ１定時
間遅延させてデータ内に生ずるジッタを抑圧するレーザ
ダイオード駆動回路である。
以下、第２図のレーザダイオード駆動回路の一実施例に
従って説明する。図中、１．２は端子、３はフリップフ
ロップ（以下ＦＦ回路と称す）、４はＤタイプフリップ
フロップ（以下Ｄ−ＦＦ回路と称−１−）、６，８．１
０はＡＮＤゲー）、７．９はＯＲゲート、１１はＬＤ出
力部を示す。
従って説明する。図中、１．２は端子、３はフリップフ
ロップ（以下ＦＦ回路と称す）、４はＤタイプフリップ
フロップ（以下Ｄ−ＦＦ回路と称−１−）、６，８．１
０はＡＮＤゲー）、７．９はＯＲゲート、１１はＬＤ出
力部を示す。
第３図は第２図に使用される各種波形のタイムチャート
を示す。図中、■はＦＦ回路３のＱ端子の出力波形、■
はＦＦ回路３のｑ端子の出力波形。
を示す。図中、■はＦＦ回路３のＱ端子の出力波形、■
はＦＦ回路３のｑ端子の出力波形。
■はＤ−ＦＦ回路４Ｑ）Ｑ端子出方波形、■はＤ −Ｆ
Ｆ回路４の蚕端子出力波形＊ ＣＬＫｌはクロックｌの
波形、ＣＬＫ２はクロック２の波形、Ｇｌは第１ＡＮＤ
ゲート６の出力波形、Ｇ２は第１ＯＲゲート７の出力波
形、Ｇ３は第２ＡＮＤゲートの出力波形、Ｇ４は第２Ｏ
Ｒゲートの出力波形、Ｇ５は第３ＡＮＤゲートの出力波
形、■はＬＤの出力波形を示す。
Ｆ回路４の蚕端子出力波形＊ ＣＬＫｌはクロックｌの
波形、ＣＬＫ２はクロック２の波形、Ｇｌは第１ＡＮＤ
ゲート６の出力波形、Ｇ２は第１ＯＲゲート７の出力波
形、Ｇ３は第２ＡＮＤゲートの出力波形、Ｇ４は第２Ｏ
Ｒゲートの出力波形、Ｇ５は第３ＡＮＤゲートの出力波
形、■はＬＤの出力波形を示す。
第２図において、端子１より入力したパルスの周期Ｔの
入力データ１．０．１．１． ＯはＦ’Ｆ回路３にて、
端子２より入力した第１クロツクＣＬＫＩに同期してＱ
端子及び互端子より第３図■及び■に示す夫々の波形を
出力する。波形■は第３ ＡＮＤゲート１０に入力し、
波形■はＤ−ＦＦ回路４に入力し、第１クロツクＣＬＫ
Ｉに同期してＱ端子及びＱ端子より夫々に対応した波形
■及び■を出力する。
入力データ１．０．１．１． ＯはＦ’Ｆ回路３にて、
端子２より入力した第１クロツクＣＬＫＩに同期してＱ
端子及び互端子より第３図■及び■に示す夫々の波形を
出力する。波形■は第３ ＡＮＤゲート１０に入力し、
波形■はＤ−ＦＦ回路４に入力し、第１クロツクＣＬＫ
Ｉに同期してＱ端子及びＱ端子より夫々に対応した波形
■及び■を出力する。
一方、前記第１クロツクＣＬＫＩはＬＤの立上り時間Δ
ｔに相当する遅延ｆｋヲ有する遅延回路５にてΔを遅延
されて第２クロックＣＬ、に２が作られる。第２クロツ
クＣＬＫ２とＤ−ＦＦ回路４の互端子出力波形■は第１
ＡＮＤゲート６に入力して第３図Ｇ】に示す波形が作ら
れ、第１クロツクＣＬＫＩ及び第２クロツクＣＬＫ２は
第１ＯＲゲート７に入力して第３図０２に示す波形に成
形される。このス幅がＴ−Δｔである。波形■とＧ２は
、第２ＡＮＤゲート８に入力して第３図０３に示す波形
に成形され、波形Ｇ１と０３は第２ＯＲゲート９に入力
して第３図０４に示す波形に成形される。
ｔに相当する遅延ｆｋヲ有する遅延回路５にてΔを遅延
されて第２クロックＣＬ、に２が作られる。第２クロツ
クＣＬＫ２とＤ−ＦＦ回路４の互端子出力波形■は第１
ＡＮＤゲート６に入力して第３図Ｇ】に示す波形が作ら
れ、第１クロツクＣＬＫＩ及び第２クロツクＣＬＫ２は
第１ＯＲゲート７に入力して第３図０２に示す波形に成
形される。このス幅がＴ−Δｔである。波形■とＧ２は
、第２ＡＮＤゲート８に入力して第３図０３に示す波形
に成形され、波形Ｇ１と０３は第２ＯＲゲート９に入力
して第３図０４に示す波形に成形される。
前記波形■と波形Ｇ４は第３ＡＮＤゲー）１０に入力し
て第３図Ｇ５に示すＬＤ駆動波形に成形される。
て第３図Ｇ５に示すＬＤ駆動波形に成形される。
波形Ｇ５の最初の１と次の１はパルス幅がＴ十Δｔとな
りΔを拡がっている。図中最後の１はパルス幅が工に成
形されている。この波形Ｇ５はＬＤ出力部１１にてＬＤ
を発光させると第３図■に示す波形となるこの波形■に
は遅延が含まれないのでジッタが生じない。
りΔを拡がっている。図中最後の１はパルス幅が工に成
形されている。この波形Ｇ５はＬＤ出力部１１にてＬＤ
を発光させると第３図■に示す波形となるこの波形■に
は遅延が含まれないのでジッタが生じない。
（ｆ） 発明の効果
以上、本発明において、りｐツクＣＬＫＩとクロックＣ
ＬＫＩをΔを時間遅延させたクロックＣＬＫ２を用いて
、Ｒｚデータの前のデータがＯである場合、パルス幅を
−Ｌ＋ａｔにしてＬＤ８駆動することによりＲＺデータ
のＬＤ光出力のジッタを吸収し、これによりＲＺデータ
の誤率劣化を防止できる利点を有する。
ＬＫＩをΔを時間遅延させたクロックＣＬＫ２を用いて
、Ｒｚデータの前のデータがＯである場合、パルス幅を
−Ｌ＋ａｔにしてＬＤ８駆動することによりＲＺデータ
のＬＤ光出力のジッタを吸収し、これによりＲＺデータ
の誤率劣化を防止できる利点を有する。
第１図は従来のＲＺデータとジッタを含んだデータを示
す図、第２川は本発明の実施例、第３図は第２図の回路
に使用される各種波形のタイムチャートを示す。 図中、１．２は端子、３はＦＦ回路、４はＤ−ＦＦ回路
、５は遅延回路、６，８．１０はＡＮＤゲート。 ７．９はＯＲゲート、１１はＬＤ出力部を示す。
す図、第２川は本発明の実施例、第３図は第２図の回路
に使用される各種波形のタイムチャートを示す。 図中、１．２は端子、３はＦＦ回路、４はＤ−ＦＦ回路
、５は遅延回路、６，８．１０はＡＮＤゲート。 ７．９はＯＲゲート、１１はＬＤ出力部を示す。
Claims (1)
- デジタル信号によりレーザダイオードを駆動するレーザ
ダイオード駆動回路に２いて、１クロック分前のデータ
かりばである時それに続く％１＃のデータのパルス幅を
該レーザダイオードの発光遅延分だけ広くして該レーザ
ダイオードを駆動することを特徴とするレーザダイオー
ド駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060415A JPS60202973A (ja) | 1984-03-28 | 1984-03-28 | レ−ザダイオ−ド駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060415A JPS60202973A (ja) | 1984-03-28 | 1984-03-28 | レ−ザダイオ−ド駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60202973A true JPS60202973A (ja) | 1985-10-14 |
Family
ID=13141533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59060415A Pending JPS60202973A (ja) | 1984-03-28 | 1984-03-28 | レ−ザダイオ−ド駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60202973A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08251114A (ja) * | 1995-03-07 | 1996-09-27 | Nec Corp | 光送信回路 |
| CN110783813A (zh) * | 2019-12-31 | 2020-02-11 | 南京芯视界微电子科技有限公司 | 一种纳秒窄脉冲激光的驱动装置、发射系统及驱动方法 |
-
1984
- 1984-03-28 JP JP59060415A patent/JPS60202973A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08251114A (ja) * | 1995-03-07 | 1996-09-27 | Nec Corp | 光送信回路 |
| CN110783813A (zh) * | 2019-12-31 | 2020-02-11 | 南京芯视界微电子科技有限公司 | 一种纳秒窄脉冲激光的驱动装置、发射系统及驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5341031A (en) | Stable high speed clock generator | |
| JPH05268168A (ja) | 光信号伝送方法 | |
| US5077764A (en) | Frequency dividing circuit capable of varying dividing ratio | |
| EP0243235A2 (en) | Noise pulse suppressing circuit in a digital system | |
| JPS60202973A (ja) | レ−ザダイオ−ド駆動回路 | |
| US4885645A (en) | Write compensator for magnetic disk apparatus | |
| EP0220802B1 (en) | Serial-to-parallel converter for high-speed bit streams | |
| JP2946663B2 (ja) | 発光素子駆動用半導体装置 | |
| JP3035817B2 (ja) | クロック再生装置 | |
| JPH05110142A (ja) | 発光素子駆動回路 | |
| JPS6180922A (ja) | 半導体レ−ザ駆動装置 | |
| JPH05121783A (ja) | 発光素子駆動回路 | |
| JP3001544B1 (ja) | パルス同期化回路 | |
| JP4395988B2 (ja) | パルス幅制御回路及びこのパルス幅制御回路を用いた光ディスク用記録補償回路 | |
| JPH08195654A (ja) | クロック再生回路 | |
| JP2763709B2 (ja) | ビット・ダイビット変換回路 | |
| JP2970540B2 (ja) | デューティ補正回路 | |
| RU2110144C1 (ru) | Устройство синхронизации | |
| JPH0746775B2 (ja) | 駆動回路 | |
| KR100566297B1 (ko) | 클럭 분주 회로 | |
| SU570087A1 (ru) | Устройство дл воспроизведени магнитной сигналограммы | |
| JPH02246632A (ja) | レーザダイオード駆動回路 | |
| JPS6145642A (ja) | レ−ザ駆動回路 | |
| JP3325275B2 (ja) | 画像形成装置 | |
| JP2955117B2 (ja) | パルス発生回路 |