JPS60202930A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60202930A JPS60202930A JP5844684A JP5844684A JPS60202930A JP S60202930 A JPS60202930 A JP S60202930A JP 5844684 A JP5844684 A JP 5844684A JP 5844684 A JP5844684 A JP 5844684A JP S60202930 A JPS60202930 A JP S60202930A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- oxide film
- impurity
- diffusion hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 85
- 239000012535 impurity Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 238000005530 etching Methods 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract description 3
- 230000000630 rising effect Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000008961 swelling Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は半導体装置の製造方法の不純物拡散技術に関す
るもので、特にＰＮ接合の降伏電圧をより高くするため
に使用せられる。
るもので、特にＰＮ接合の降伏電圧をより高くするため
に使用せられる。
［発明の技術的背爾］
半導体装置のＰＮ接合の断面構造は一般的には例えば第
１図のように形成されている。 １は酸化膜、３は例え
ばＰ膨拡散層、４はＮ形半導体基板および５は金属電極
である（Ｐ形半導体基板にＮ形不純物を拡散する場合も
同様であり、以下この場合の説明を省略する）。 ＰＮ
接合の降伏電圧の向上、拡り抵抗の減少その他の装置特
性の要求により、１〕形不純物拡散層の厚さを部分的に
深くしたり、あるいは該拡散層の不純物８１度分イロに
特に差を設（）たすすることがしばしばある（特公昭３
７−１５０８号、特公昭４０−１７５３４号）。 ＰＮ
接合の降伏電圧を高くするため上記構造を採用した従来
例を第２図および第３図にもとづい−Ｃ以下１１！１明
Ｊ−る。 なお同一符号は同一部分をあられす。
１図のように形成されている。 １は酸化膜、３は例え
ばＰ膨拡散層、４はＮ形半導体基板および５は金属電極
である（Ｐ形半導体基板にＮ形不純物を拡散する場合も
同様であり、以下この場合の説明を省略する）。 ＰＮ
接合の降伏電圧の向上、拡り抵抗の減少その他の装置特
性の要求により、１〕形不純物拡散層の厚さを部分的に
深くしたり、あるいは該拡散層の不純物８１度分イロに
特に差を設（）たすすることがしばしばある（特公昭３
７−１５０８号、特公昭４０−１７５３４号）。 ＰＮ
接合の降伏電圧を高くするため上記構造を採用した従来
例を第２図および第３図にもとづい−Ｃ以下１１！１明
Ｊ−る。 なお同一符号は同一部分をあられす。
Ｎ形半導体基板４の表面に酸化膜１を形成したのち、写
真蝕刻法により所望の形状の拡散孔を形成リ−る（第２
図（ａ））。 Ｐ形の不純物含有膜（例えばホウ素含有
のシリカフィルム）２を拡散孔を含む基板表面に被着し
たのち、膜２を不純物史：どしく高温熱拡散を行いＰ膨
拡散層３を形成する（第２図（ｂ））。 不純物含有膜
と酸化膜を除去し、新しく再び拡散孔５を形成する（第
２図（Ｃ））。 Ｐ形の不純物含り膜６を拡散孔５を含
む基板表面に被着する（第２図（ｄ））。 膜６を不純
物源とし−Ｃ第２回目の高温熱拡散を行う。
真蝕刻法により所望の形状の拡散孔を形成リ−る（第２
図（ａ））。 Ｐ形の不純物含有膜（例えばホウ素含有
のシリカフィルム）２を拡散孔を含む基板表面に被着し
たのち、膜２を不純物史：どしく高温熱拡散を行いＰ膨
拡散層３を形成する（第２図（ｂ））。 不純物含有膜
と酸化膜を除去し、新しく再び拡散孔５を形成する（第
２図（Ｃ））。 Ｐ形の不純物含り膜６を拡散孔５を含
む基板表面に被着する（第２図（ｄ））。 膜６を不純
物源とし−Ｃ第２回目の高温熱拡散を行う。
この結果Ｐ膨拡１ｉＩｌ！層７は第、１回目のＰ膨拡散
層３と第２回１］の拡散層との合成されたものとなり、
接合の周辺の深さが厚く不純物濃度差を有するものどな
る（第２図（ｅ））。 第３図に示す従来例も第２回目
の拡散孔の面積が相違するほか製造工程は第２図の従来
例と同一である。
層３と第２回１］の拡散層との合成されたものとなり、
接合の周辺の深さが厚く不純物濃度差を有するものどな
る（第２図（ｅ））。 第３図に示す従来例も第２回目
の拡散孔の面積が相違するほか製造工程は第２図の従来
例と同一である。
［背景技術の問題点］
一般に半導体装置のＰＮ接合の降伏電圧はＰＮ接合を形
成するＰ形層とＮ形層例えば第１図の３及び４の各層の
不純物ｍ度、接合面特に３８部の曲面の曲率、接合表面
近傍３ｂ部の曲率と１１１１度Ｊ＞よびＰ膨拡散層３の
深さその他にＪ、り決定される。
成するＰ形層とＮ形層例えば第１図の３及び４の各層の
不純物ｍ度、接合面特に３８部の曲面の曲率、接合表面
近傍３ｂ部の曲率と１１１１度Ｊ＞よびＰ膨拡散層３の
深さその他にＪ、り決定される。
ＰＮ接合の耐圧向上は車数な問題であり上記第２図およ
び第３図に示す従来例もこのために行われたものであり
降伏電圧上昇に相応の効果は得られるが十分ではなく、
特に拡散不純物源形成と高温熱拡散を２度に渡って行う
という難点がある。
び第３図に示す従来例もこのために行われたものであり
降伏電圧上昇に相応の効果は得られるが十分ではなく、
特に拡散不純物源形成と高温熱拡散を２度に渡って行う
という難点がある。
またＰＮ接合表面近傍の広がりを促進さけてこの部分の
耐圧向上を図るため第４図に示すように表面電極５によ
り接合の表面をおおう構造のものが提案されている。
しかしながらこの場合は、表面電極による浮遊容量増加
などあって、高周波半導体装置に対しては構造及び電気
特性の制約により実施は不適当である。
耐圧向上を図るため第４図に示すように表面電極５によ
り接合の表面をおおう構造のものが提案されている。
しかしながらこの場合は、表面電極による浮遊容量増加
などあって、高周波半導体装置に対しては構造及び電気
特性の制約により実施は不適当である。
［発明の目的］
本発明は前記の問題点を解決し、かつ従来の半導体装置
のすぐれた電気特性をそこなうことなく半導体装置のＰ
Ｎ接合の降伏電圧を上げることのできる製〕告方法を提
供することを目的とする。
のすぐれた電気特性をそこなうことなく半導体装置のＰ
Ｎ接合の降伏電圧を上げることのできる製〕告方法を提
供することを目的とする。
［発明の概要］
本発明者は上記目的を達成するためＰＮ接合の降伏電圧
を決定する諸要因を個々に分析し、降伏電圧を高めるた
めにＰＮ接合面が平坦部から基板表面までの立ち上り部
分の曲率を緩和する手段を倹６寸し、次の手段が有効で
あることを発明した。
を決定する諸要因を個々に分析し、降伏電圧を高めるた
めにＰＮ接合面が平坦部から基板表面までの立ち上り部
分の曲率を緩和する手段を倹６寸し、次の手段が有効で
あることを発明した。
−８１なわち同一の不純物含有膜を使用し、一度の高温
熱拡散で拡１ｉｌｌ！層を形成し、かつＰＮ接合の基板
表面近傍の拡散層を、酸化膜を介しての不純物拡１）（
ど、基板に直接被着した不純物源の横方向の不純物拡散
との同時拡散によって形成する。 上記の同一不純物源
からの同時拡散によって得られる拡散層は、従来の異な
る不純物源から二度の工程に分【プて形成される拡散層
に比し、すぐれた結果が得られる。
熱拡散で拡１ｉｌｌ！層を形成し、かつＰＮ接合の基板
表面近傍の拡散層を、酸化膜を介しての不純物拡１）（
ど、基板に直接被着した不純物源の横方向の不純物拡散
との同時拡散によって形成する。 上記の同一不純物源
からの同時拡散によって得られる拡散層は、従来の異な
る不純物源から二度の工程に分【プて形成される拡散層
に比し、すぐれた結果が得られる。
ずなわら本発明は、（ａ ）例えばＮ形半導体基板表面
に酸化膜を形成する酸化膜形成工程と、（ｂ）該酸化膜
に第１拡散孔を形成する第１拡散孔形成工程と、（Ｃ）
該第１拡散孔内の少なくとも周縁に沿って拡散可能（基
板への不純物拡散が無視できない酸化膜圧）の第２酸化
膜を有する第２拡散孔を形成する第２拡散孔形成工程と
、（（１）該第１拡散孔を含む前記基板表面にＰ形不純
物含右膜を被着づる被着工程と、（０）該不純物含有膜
を不純物源として前記基板内に不純物を熱拡散する拡散
工程と、を有することを特徴どり−る半導体装置の製造
方法である。
に酸化膜を形成する酸化膜形成工程と、（ｂ）該酸化膜
に第１拡散孔を形成する第１拡散孔形成工程と、（Ｃ）
該第１拡散孔内の少なくとも周縁に沿って拡散可能（基
板への不純物拡散が無視できない酸化膜圧）の第２酸化
膜を有する第２拡散孔を形成する第２拡散孔形成工程と
、（（１）該第１拡散孔を含む前記基板表面にＰ形不純
物含右膜を被着づる被着工程と、（０）該不純物含有膜
を不純物源として前記基板内に不純物を熱拡散する拡散
工程と、を有することを特徴どり−る半導体装置の製造
方法である。
なおＰＮ接合の基板表面近傍（例えば第１図における３
ａ、）の拡散深さを中央部に比し深くし該部分の曲面の
曲率を大ぎく覆ることが好ましい場合には本発明の特許
請求の範囲第２項記載のごとく、第１拡散孔内の周縁に
沿って拡散可能な第２酸化膜を有りる第２拡散孔を形成
すると共に第２拡散孔内に更に島状の拡散可能な酸化膜
を形成したのち前記同様の製造方法にてＰ膨拡散層を形
成すればよい。
ａ、）の拡散深さを中央部に比し深くし該部分の曲面の
曲率を大ぎく覆ることが好ましい場合には本発明の特許
請求の範囲第２項記載のごとく、第１拡散孔内の周縁に
沿って拡散可能な第２酸化膜を有りる第２拡散孔を形成
すると共に第２拡散孔内に更に島状の拡散可能な酸化膜
を形成したのち前記同様の製造方法にてＰ膨拡散層を形
成すればよい。
［発明の実施例］
水元明石は前記問題点を解決するため、従来技術例えば
第２図および第３図のＰ形拡散層形成工程の分析をａ３
こなった。 問題点は該拡散層の深さを部分的に深くし
たり、またその゛不純物密度に差を設けるのに二麿の拡
散工程を実施することにある。 第２図（ｋｌ＞に示Ｊ
゛ごとく第１回日の拡散工程によりＰ形拡散層３を形成
したのち、同図（ｄ ）に示すごとく新しく不純物含有
膜６を被着しで熱拡散をおこない、２つの拡散層を合成
するため、ＰＮ接合面の曲面３ａ、３ｂ、３ｃの曲率は
、第１図に示す３ａおよび３ｂの曲率に比しやや改善さ
れるに１ぎない。 二度の拡散工程によって拡散層の深
さを部分的に深くしたその他の例として第４）図（特公
昭４０−１７５３４号公報第３ＵＦＩＧ３）を示すが、
３ａ部、３ｂ部、３０部等の曲率は第２図、第３図と同
傾向を持つことが見られる。
第２図および第３図のＰ形拡散層形成工程の分析をａ３
こなった。 問題点は該拡散層の深さを部分的に深くし
たり、またその゛不純物密度に差を設けるのに二麿の拡
散工程を実施することにある。 第２図（ｋｌ＞に示Ｊ
゛ごとく第１回日の拡散工程によりＰ形拡散層３を形成
したのち、同図（ｄ ）に示すごとく新しく不純物含有
膜６を被着しで熱拡散をおこない、２つの拡散層を合成
するため、ＰＮ接合面の曲面３ａ、３ｂ、３ｃの曲率は
、第１図に示す３ａおよび３ｂの曲率に比しやや改善さ
れるに１ぎない。 二度の拡散工程によって拡散層の深
さを部分的に深くしたその他の例として第４）図（特公
昭４０−１７５３４号公報第３ＵＦＩＧ３）を示すが、
３ａ部、３ｂ部、３０部等の曲率は第２図、第３図と同
傾向を持つことが見られる。
上記ＰＮ接合の３ａないし３０部附近の曲率をゆるやか
にするためには不純物密度に差を有する不純物源を基板
上に並置し同峙高潟熱拡散することが有効であり、特に
３０部の曲率緩和の効果番ま大きいと推定された。 第
６図に酸化膜の不純１勿拡散に対するマスク効果を示す
。 横軸は拡散深さく Ｘ、 ） 、縦軸は不純物′ａ
度を示す。 曲線Ａは不純物源より直接基板に不純物を
拡散しＩこ場合、曲１１Ｂは膜厚ｔ。Ｘ（第７図）の酸
化膜を経−（基０メに不純物を拡散した場合のそれぞれ
の拡散深さとその深さにおける不純物密度を示す。 基
板上に設けられた拡散孔の一部領域は酸化膜（厚さｔ。
にするためには不純物密度に差を有する不純物源を基板
上に並置し同峙高潟熱拡散することが有効であり、特に
３０部の曲率緩和の効果番ま大きいと推定された。 第
６図に酸化膜の不純１勿拡散に対するマスク効果を示す
。 横軸は拡散深さく Ｘ、 ） 、縦軸は不純物′ａ
度を示す。 曲線Ａは不純物源より直接基板に不純物を
拡散しＩこ場合、曲１１Ｂは膜厚ｔ。Ｘ（第７図）の酸
化膜を経−（基０メに不純物を拡散した場合のそれぞれ
の拡散深さとその深さにおける不純物密度を示す。 基
板上に設けられた拡散孔の一部領域は酸化膜（厚さｔ。
、）を介し、他の領域は直接基板に、不純物含有膜を被
着し熱拡散をおこなえば、実効的な基板表面の不純物源
の密度は前者ではｂＯ１後者ではａＯと考えられる。
着し熱拡散をおこなえば、実効的な基板表面の不純物源
の密度は前者ではｂＯ１後者ではａＯと考えられる。
ｂＯの大ぎざは酸化膜の厚さ ｌ。８によって制御可能
である。
である。
以上の方針による第１の実施例について第７図に基き以
下説明する。 Ｎ形半等体基板４を高温の酸化雰囲気中
にさらし酸化膜１を成長させる。
下説明する。 Ｎ形半等体基板４を高温の酸化雰囲気中
にさらし酸化膜１を成長させる。
写真蝕刻法（ホトレジストを使う）を使って酸化ＩＱに
第１拡散孔（ベース領域）１０のパターンを形成りる。
第１拡散孔（ベース領域）１０のパターンを形成りる。
次にこのホトレジスト（エツチング用写真感光剤）を
マスクにして第１拡散孔内酸化股を化学腐蝕（エツチン
グ）で除去する。 ホトレジストは洗い落す。 次に高
温の酸化雰囲気中にさらし酸化膜を成長させ、ホトレジ
ストを塗イｉ＋ ’Ｕる。 次に第１拡散孔内の周縁に
沿って第２酸化膜９を有する第２拡散孔１１のパターン
を形成りる。 このホトレジストをマスクとして第２拡
散孔１１の酸化膜を化学腐蝕（エツチング）で除去り−
る。 ホトレジストは洗い落す。 次にホウ素を含有す
るシリカフィルム２をスピンナーにより塗布する。 ホ
ウ素を含有するシリカフィルム２を不純物源として熱拡
散（約１２００℃）してＰ膨拡散層７を得る。 第１拡
散孔１１の内の周縁の第２酸化膜の厚さくｊＯＸ）と幅
は第６図を参照し試行によって決定する。
マスクにして第１拡散孔内酸化股を化学腐蝕（エツチン
グ）で除去する。 ホトレジストは洗い落す。 次に高
温の酸化雰囲気中にさらし酸化膜を成長させ、ホトレジ
ストを塗イｉ＋ ’Ｕる。 次に第１拡散孔内の周縁に
沿って第２酸化膜９を有する第２拡散孔１１のパターン
を形成りる。 このホトレジストをマスクとして第２拡
散孔１１の酸化膜を化学腐蝕（エツチング）で除去り−
る。 ホトレジストは洗い落す。 次にホウ素を含有す
るシリカフィルム２をスピンナーにより塗布する。 ホ
ウ素を含有するシリカフィルム２を不純物源として熱拡
散（約１２００℃）してＰ膨拡散層７を得る。 第１拡
散孔１１の内の周縁の第２酸化膜の厚さくｊＯＸ）と幅
は第６図を参照し試行によって決定する。
第８図に第２の実施例を承り。 これは本発明の実施態
様である特許請求の範囲第２項に記載され１ζ製造方法
に該当するものであって、比較的浅いＰ膨拡散層の降伏
電圧向上に適用される。 この製造工程は、第２拡散孔
１１を形成するときレジストパターンに島状の酸化膜１
２を右Ｊるはかは第１実施例とほぼ等しい。
様である特許請求の範囲第２項に記載され１ζ製造方法
に該当するものであって、比較的浅いＰ膨拡散層の降伏
電圧向上に適用される。 この製造工程は、第２拡散孔
１１を形成するときレジストパターンに島状の酸化膜１
２を右Ｊるはかは第１実施例とほぼ等しい。
なお第１拡散孔内の周縁に沿って形成される拡散可能な
第２酸化躾は本実施例では１つの階段状となっているが
数段の階段状であっても差支えない。
第２酸化躾は本実施例では１つの階段状となっているが
数段の階段状であっても差支えない。
［発明の効果］
本発明の製造方法によればＰＮ接合の平坦部から基板表
面までの立上り部分の湾曲を緩和づることができ、従来
の電気特性をそこなうことなく降伏電圧を上げることが
できる。 第９図は本発明による効果を従来例と比較し
た１例を示すものＣある。 同図は同−Ｎ形半導仏具根
を使用し、ＮＰＮｔ−ランジスタ素子を作成し、そのＭ
流電流増幅率とベース・コレクタ間の接合の降伏電圧の
関係をめたもので、横軸は直流電流増幅率、縦軸は降伏
電圧をあられ１゛。 直線Ｃは本発明（第７図）をベー
ス・コレクタ接合形成に適用したものＣあり、直線１つ
は従来例（第４図）の方法によるしの（゛ある。 この
図より同一直流電流増幅率を石（Ｊる（−ランジスタで
は本発明を適用したトランジスタが高い降伏電圧を右す
ることがわかる。
面までの立上り部分の湾曲を緩和づることができ、従来
の電気特性をそこなうことなく降伏電圧を上げることが
できる。 第９図は本発明による効果を従来例と比較し
た１例を示すものＣある。 同図は同−Ｎ形半導仏具根
を使用し、ＮＰＮｔ−ランジスタ素子を作成し、そのＭ
流電流増幅率とベース・コレクタ間の接合の降伏電圧の
関係をめたもので、横軸は直流電流増幅率、縦軸は降伏
電圧をあられ１゛。 直線Ｃは本発明（第７図）をベー
ス・コレクタ接合形成に適用したものＣあり、直線１つ
は従来例（第４図）の方法によるしの（゛ある。 この
図より同一直流電流増幅率を石（Ｊる（−ランジスタで
は本発明を適用したトランジスタが高い降伏電圧を右す
ることがわかる。
第１図（は一般的な従来例を示ずＰＮ接合の断面図、第
２図および第３図はやや改良された従来例を示すものＣ
形成工程を含むＰＮ接合の断面図、第４図はやや改良さ
れた別の従来例を示′ＩＪＰＮ接合の断面図、第５図は
従来例を示ｔ ｌ） Ｎ接合の断面図、第６図は直接（
Ａ）および酸化膜を介して（１３）不純物拡散したとぎ
の拡散深さと不純物濃度どの関係図、第７図および第８
図は本発明によるｌ） Ｎ接合の断面図、第９図は本発
明の効果を従来のしのと対比して示す図である。 １・・・酸化膜、 ２，６・・・不純物含有膜（不純物
源）、 ３，７・・・第２導電形の拡散層（Ｐ膨拡散層
）、 ４・・・第１導電形の半導体基板（Ｎ形基板）、
５・・・金属電極、 ９・・・第２１化膜、 １０・
・・第１拡散孔、 １１・・・第２拡散孔、 １２・・
・島状酸化膜。 特許出願人 東京芝泪ｊ電気株式会社 第１図 第４図 第６図 第７図 第８図
２図および第３図はやや改良された従来例を示すものＣ
形成工程を含むＰＮ接合の断面図、第４図はやや改良さ
れた別の従来例を示′ＩＪＰＮ接合の断面図、第５図は
従来例を示ｔ ｌ） Ｎ接合の断面図、第６図は直接（
Ａ）および酸化膜を介して（１３）不純物拡散したとぎ
の拡散深さと不純物濃度どの関係図、第７図および第８
図は本発明によるｌ） Ｎ接合の断面図、第９図は本発
明の効果を従来のしのと対比して示す図である。 １・・・酸化膜、 ２，６・・・不純物含有膜（不純物
源）、 ３，７・・・第２導電形の拡散層（Ｐ膨拡散層
）、 ４・・・第１導電形の半導体基板（Ｎ形基板）、
５・・・金属電極、 ９・・・第２１化膜、 １０・
・・第１拡散孔、 １１・・・第２拡散孔、 １２・・
・島状酸化膜。 特許出願人 東京芝泪ｊ電気株式会社 第１図 第４図 第６図 第７図 第８図
Claims (1)
- 【特許請求の範囲】 １ （ａ） 第１の導電形の半導体基板表面に酸化膜を
形成する酸化膜形成工程と、 （ｂ） 該酸化膜に第１拡散孔を形成する第１拡散孔形
成工程と、 （Ｃ） 該第１拡散孔内の少なくとも周縁に治って拡散
可能な第２酸化膜を有する 第２拡散孔を形成する第２拡散孔形成 工程と、 （（１） 該第１拡散孔を含む前記基板表面に第２の導
電形の不純物含有膜を被着す る被着工程と、 （ｅ） 該不純物含有膜を不純物源として前記塁仮内に
不純物を熱拡散する拡散工 程と、 を右することを特徴とする半導体装置の製造力 ンム
。 ２ 第２拡散孔内に島状の拡散可能な酸化膜を有する特
許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5844684A JPS60202930A (ja) | 1984-03-28 | 1984-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5844684A JPS60202930A (ja) | 1984-03-28 | 1984-03-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60202930A true JPS60202930A (ja) | 1985-10-14 |
Family
ID=13084629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5844684A Pending JPS60202930A (ja) | 1984-03-28 | 1984-03-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60202930A (ja) |
-
1984
- 1984-03-28 JP JP5844684A patent/JPS60202930A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3305913A (en) | Method for making a semiconductor device by diffusing impurities through spaced-apart holes in a non-conducting coating to form an overlapped diffused region by means oftransverse diffusion underneath the coating | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| CA1154543A (en) | Mesh gate v-mos power fet | |
| US4509250A (en) | Process for manufacturing a monolithic integrated circuit comprising at least one bipolar planar transistor | |
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| JPS60202930A (ja) | 半導体装置の製造方法 | |
| JPS5923475B2 (ja) | 半導体装置用電極の形成方法 | |
| JPS63217641A (ja) | 半導体デバイスの製造方法と半導体デバイス | |
| JPH0373541A (ja) | 半導体装置の製造方法 | |
| JPS6313352B2 (ja) | ||
| KR0152897B1 (ko) | 바이폴라소자 및 그 제조방법 | |
| JPS5918875B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0233930A (ja) | 半導体装置 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| KR100257525B1 (ko) | 트랜지스터 형성방법 | |
| JPH01270270A (ja) | 半導体装置の製造方法 | |
| JPS5969946A (ja) | 半導体集積回路及びその製造方法 | |
| JPS6247166A (ja) | 半導体装置の製造方法 | |
| JPH02234453A (ja) | 半導体装置の製造方法 | |
| JPS62188369A (ja) | 半導体装置の製造方法 | |
| JPS58103174A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH02228039A (ja) | バイポーラ集積回路装置の製造方法 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JPS6060759A (ja) | 半導体装置 | |
| JPS62183174A (ja) | 半導体装置の製造方法 |