JPS62183174A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62183174A JPS62183174A JP2479586A JP2479586A JPS62183174A JP S62183174 A JPS62183174 A JP S62183174A JP 2479586 A JP2479586 A JP 2479586A JP 2479586 A JP2479586 A JP 2479586A JP S62183174 A JPS62183174 A JP S62183174A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- region
- oxide film
- junction
- diffused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 description 13
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体基板の一導電形の領域とＰＮ接合を形
成する他導電形の領域を囲む他導電形の環状領域を設け
たガードリング構造を有する半導体装置の製造方法に関
する。
成する他導電形の領域を囲む他導電形の環状領域を設け
たガードリング構造を有する半導体装置の製造方法に関
する。
ガードリング構造としては、トランジスタにおけるよう
にコレクタ接合を囲み間隔を置いて環状のガードリング
接合を設ける場合と、ダイオードにおけるようにダイオ
ード接合の外周に接してより深いガードリング接合を設
ける場合とがある。 ダイオードの場合について説明すると、プレーナ型ダイ
オードにおいて最も単純な構造は、第２図に示すように
例えばＮ形シリコン基板１に表面の酸化膜２の開口部か
らの不純物拡散によって形成されたＰ形碩域３を有する
ものである。このように作成されたダイオードでは不純
物の縦と横の拡散係数の差異のため、逆方向に電圧を印
加した場合、酸化膜２直下の表面における電界強度は内
部における電界強度より高まり、降伏がこの部分で起き
る。このように表面の電界強度が高い半導体装置は酸化
１１１２の中あるいはその上の不純物汚れの影響が受け
やすく、逆方向特性の劣化を起こしやすい、この表面か
らの影響に対応する方法として、第３図に示すようにＰ
ＩＩ域３を形成する前にその外周部に環状のＰＩＮ域
を拡散しておき、Ｐ領域３の拡散によりそれより深くな
るガードリング４を形成する。このようにＰ ８１域３
より深いガードリング４を設けることによりガードリン
グ接合部の表面電界強度をＰ ８１域３の下方の内部接
合部の電界強度より低くでき、降伏も内部接合部で起こ
すことができる。 このようなガードリング構造では、ガードリング接合部
の表面電界強度と内部接合部の電界強度の差が大きい方
が酸化ｗＸ２の不純物汚れからの影響を受は難くするこ
とができる。従ってガードリング接合部の表面電界強度
を内部の電界強度よりより小さくした方が良好な結果が
得られる。
にコレクタ接合を囲み間隔を置いて環状のガードリング
接合を設ける場合と、ダイオードにおけるようにダイオ
ード接合の外周に接してより深いガードリング接合を設
ける場合とがある。 ダイオードの場合について説明すると、プレーナ型ダイ
オードにおいて最も単純な構造は、第２図に示すように
例えばＮ形シリコン基板１に表面の酸化膜２の開口部か
らの不純物拡散によって形成されたＰ形碩域３を有する
ものである。このように作成されたダイオードでは不純
物の縦と横の拡散係数の差異のため、逆方向に電圧を印
加した場合、酸化膜２直下の表面における電界強度は内
部における電界強度より高まり、降伏がこの部分で起き
る。このように表面の電界強度が高い半導体装置は酸化
１１１２の中あるいはその上の不純物汚れの影響が受け
やすく、逆方向特性の劣化を起こしやすい、この表面か
らの影響に対応する方法として、第３図に示すようにＰ
ＩＩ域３を形成する前にその外周部に環状のＰＩＮ域
を拡散しておき、Ｐ領域３の拡散によりそれより深くな
るガードリング４を形成する。このようにＰ ８１域３
より深いガードリング４を設けることによりガードリン
グ接合部の表面電界強度をＰ ８１域３の下方の内部接
合部の電界強度より低くでき、降伏も内部接合部で起こ
すことができる。 このようなガードリング構造では、ガードリング接合部
の表面電界強度と内部接合部の電界強度の差が大きい方
が酸化ｗＸ２の不純物汚れからの影響を受は難くするこ
とができる。従ってガードリング接合部の表面電界強度
を内部の電界強度よりより小さくした方が良好な結果が
得られる。
本発明は、半導体装置のガードリング接合部の表面電界
強度を内部接合部電界強度よりより小さくすることので
きる製造方法を提供することを目的とする。
強度を内部接合部電界強度よりより小さくすることので
きる製造方法を提供することを目的とする。
本発明は、ガードリングを形成すべき部分に予め環状溝
を形成し、その溝の内面より不純物を拡散してガードリ
ングを形成するものである。これによりガードリングの
横方向の拡がりが大きくなり、その結果半導体基板の平
らな表面からの拡散によりガードリングを形成したとき
よりガードリング接合部の降伏電圧が大きくなって上記
の目的が達成される。
を形成し、その溝の内面より不純物を拡散してガードリ
ングを形成するものである。これによりガードリングの
横方向の拡がりが大きくなり、その結果半導体基板の平
らな表面からの拡散によりガードリングを形成したとき
よりガードリング接合部の降伏電圧が大きくなって上記
の目的が達成される。
第１図（♂）、（ｂｌは本発明の一実施例におけるガー
ドリング作成工程を示し、第２図、第３図と共通の部分
には同一の符号が付されている。第１図体）において、
先ずシリコン基板ｌの表面に酸化膜２を被着したのち、
ガードリング形成部の環状領域５の酸化膜を除去する。 ついでそのシリコン基板露出部５に硝酸、弗酸、酢酸の
１１：３の比からなるエツチング液を使用してエツチン
グして環状溝６を形成し、その内面からの不純物拡散に
よりＰ形のガードリング４を形成する。再び表面を酸化
膜２で覆い、第１開山）に示すようにダイオード接合部
の領域７の酸化膜を除去してのち、再びアクセプタ不純
物拡散を行ってＰｗＩ域３を形成する。このようにして
製造したダイオードは、ガードリングの拡散時に不純物
が溝６の内面から拡散する場合、横方向にも縦方向と同
様に拡散するため、その分ガードリング接合部の降伏電
圧を上げることができる。
ドリング作成工程を示し、第２図、第３図と共通の部分
には同一の符号が付されている。第１図体）において、
先ずシリコン基板ｌの表面に酸化膜２を被着したのち、
ガードリング形成部の環状領域５の酸化膜を除去する。 ついでそのシリコン基板露出部５に硝酸、弗酸、酢酸の
１１：３の比からなるエツチング液を使用してエツチン
グして環状溝６を形成し、その内面からの不純物拡散に
よりＰ形のガードリング４を形成する。再び表面を酸化
膜２で覆い、第１開山）に示すようにダイオード接合部
の領域７の酸化膜を除去してのち、再びアクセプタ不純
物拡散を行ってＰｗＩ域３を形成する。このようにして
製造したダイオードは、ガードリングの拡散時に不純物
が溝６の内面から拡散する場合、横方向にも縦方向と同
様に拡散するため、その分ガードリング接合部の降伏電
圧を上げることができる。
本発明によれば、ガードリングを半導体基板の表面に形
成した環状溝の内面からの拡散により形成することによ
り、ガードリングの横方向の拡がりを太き（してガード
リング接合部の表面電界強度をより低くすることができ
る。これによって内部接合部の電界強度との差を大きく
でき、内部接合部における降伏の発生を確実にして逆耐
圧を向上あるいは表面不純物の影響を小さくして逆方向
特性の劣化を防止することが可能になる。 本発明はダイオードのＰＮ接合のためのガードリングの
形成に限らず、トランジスタ、サイリスタ等３Ｉｌ！以
上の半導体装置の各接合に対するガードリングの形成、
本来のＰＮ接合と間隔を置いてのガードリングの形成、
さらには複数ガードリングの形成にも有効に通用できる
。
成した環状溝の内面からの拡散により形成することによ
り、ガードリングの横方向の拡がりを太き（してガード
リング接合部の表面電界強度をより低くすることができ
る。これによって内部接合部の電界強度との差を大きく
でき、内部接合部における降伏の発生を確実にして逆耐
圧を向上あるいは表面不純物の影響を小さくして逆方向
特性の劣化を防止することが可能になる。 本発明はダイオードのＰＮ接合のためのガードリングの
形成に限らず、トランジスタ、サイリスタ等３Ｉｌ！以
上の半導体装置の各接合に対するガードリングの形成、
本来のＰＮ接合と間隔を置いてのガードリングの形成、
さらには複数ガードリングの形成にも有効に通用できる
。
第１図は本発明の一実施例におけるガードリング作成工
程を順次示す断面図、第２図はガードリングのないダイ
オードの断面図、第３図は従来のガードリングを有する
ダイオードの断面図である。 １：Ｎ形シリコン基板、２８酸化膜、３：Ｐ影領域、４
：ガードリング、６：溝。
程を順次示す断面図、第２図はガードリングのないダイ
オードの断面図、第３図は従来のガードリングを有する
ダイオードの断面図である。 １：Ｎ形シリコン基板、２８酸化膜、３：Ｐ影領域、４
：ガードリング、６：溝。
Claims (1)
- １）半導体基板の一導電形の領域とＰＮ接合を形成する
他導電形の領域を囲む他導電形の環状領域であるガード
リングを形成する際に、ガードリングを形成すべき部分
に予め環状溝を形成し、該溝の内面より不純物を拡散す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2479586A JPS62183174A (ja) | 1986-02-06 | 1986-02-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2479586A JPS62183174A (ja) | 1986-02-06 | 1986-02-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62183174A true JPS62183174A (ja) | 1987-08-11 |
Family
ID=12148122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2479586A Pending JPS62183174A (ja) | 1986-02-06 | 1986-02-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62183174A (ja) |
-
1986
- 1986-02-06 JP JP2479586A patent/JPS62183174A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4904609A (en) | Method of making symmetrical blocking high voltage breakdown semiconductor device | |
| US4999684A (en) | Symmetrical blocking high voltage breakdown semiconducotr device | |
| US3338758A (en) | Surface gradient protected high breakdown junctions | |
| US4662062A (en) | Method for making bipolar transistor having a graft-base configuration | |
| EP0681326B1 (en) | Semi-conductor device and method of manufacturing the same | |
| JPS6393153A (ja) | 半導体装置の製造方法 | |
| JPS62183174A (ja) | 半導体装置の製造方法 | |
| JPH08227897A (ja) | 半導体装置およびその製法 | |
| US4977107A (en) | Method for manufacturing semiconductor rectifier | |
| US3585465A (en) | Microwave power transistor with a base region having low-and-high-conductivity portions | |
| KR100267898B1 (ko) | 머어지드단일폴리실리콘바이폴라npn트랜지스터구조물및제조방법 | |
| KR0154764B1 (ko) | 바이폴라트랜지스터의제조방법 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| KR800000887B1 (ko) | 반도체 장치의 제조방법 | |
| KR100275950B1 (ko) | 반도체장치의활성영역분리방법 | |
| JPH07221288A (ja) | 半導体装置およびその製造方法 | |
| KR19990049060A (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100292690B1 (ko) | 반도체장치의활성영역분리방법 | |
| KR920000706B1 (ko) | 고농도 확산영역을 갖는 트렌치 제조방법 | |
| CN114220854A (zh) | 一种逆导型绝缘栅双极型晶体管及其制作方法 | |
| KR0172813B1 (ko) | 바이폴라 트랜지스터의 베이스전극 형성방법 | |
| JPH01272153A (ja) | ガードリングの製造方法 | |
| JPH0580833B2 (ja) | ||
| JPS59161067A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH0139658B2 (ja) |