JPS60200553A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60200553A
JPS60200553A JP5791084A JP5791084A JPS60200553A JP S60200553 A JPS60200553 A JP S60200553A JP 5791084 A JP5791084 A JP 5791084A JP 5791084 A JP5791084 A JP 5791084A JP S60200553 A JPS60200553 A JP S60200553A
Authority
JP
Japan
Prior art keywords
cut
tape
semiconductor device
cutting
punch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5791084A
Other languages
English (en)
Inventor
Akira Sato
朗 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP5791084A priority Critical patent/JPS60200553A/ja
Publication of JPS60200553A publication Critical patent/JPS60200553A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842Mechanical treatment, e.g. punching, cutting, deforming, cold welding

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は、半導体装置のうち異壓形トランジスタをディ
スコンアープにフォーミンクテーピング<J:、94部
端子を所定の侵さに切断する方法に関するものである。
(発明の背影) 異型形トランジスタは一般に高周波系の半導体素子が搭
載され、主にV’1’R,’1’V等のチューナ部品と
して使用されている。最近プリント基板への部品搭載に
目動実装機が使用される様になり。
沢型形トランジスタも又、プイスコンプープVこフォー
ミングチーピンクされた製品が規格化され。
市場へ出されている。自動実装用異型形トランジスタは
通常の異型形トランジスタより外部端子長が短かい。こ
のため、デーピンクされる前に外剖峙子が短かく切断さ
れていれば1もJ順はないが、すでに述べた様に異型形
トランジスタは、面周波系の半導体水子を搭載している
ので尚同波項目についても測定が必較である。外部端子
がフォーミングされかつ短いと接触不良が起きやす<、
fi呉っブヒ測定がなされる。このような理由から異摩
形トランジスタは外部端子をあらかじめ長く形成してオ
キ、ディスコンアープにテーピング後フォーくングし、
所定の長さに外部端子を切断している。
しかしながら、この切1所はトランジスタをテープに載
せた後、テープのトランジスタ1則から切断ポンチをお
ろして行っており、外部端子に下問きの力が加わるため
、外部端子先端がトランジスタの容器の底面より低くな
りやすかった。自動実装用トランジスタとしては、半導
体素子が封入される樹脂の底面より外部端子が下側に出
ることは、プリント基板に製品を搭載する際に不具合を
生ずる為不良とされている。従って、従来の方法によれ
ば、不良品となる割合が高かった。
(発明の目的) 本発明の目的はテープに貼シ付けた半導体装置の外部端
子を都留り良く切断する方法を提供することにある。
(発明の構tly、) 本発明によれば、半導体装置をテープに貼シ付ける工程
と、切断ポンチをテープの半導体装置を有しない側から
入れて半導体装置の外部端子を切断する工程とを有する
半導体装置の製造方法を得る。
次に、図面を参照して本発明をより詳細に説明する。
(従来技術) 第1図は通常の異型形トランジスタの形状を示しておシ
、第2図はフォーミングテーピング済の異型形トランジ
スタの外観を示している。従来の異部形トランジスタの
外部端子切断方法を第3図(5)に示す。ディスコンチ
ーブ2にテーピングされた異型形トランジスタ1を受台
兼下刃台4にセットしフォーミングポンチ5でフォーミ
ング後切断ポンチ3を上方よシ下降させ外部端子7を切
断する。
この際、ディスコンチーブ2を含めて切断するのでディ
スコンチーブ2が緩衝款の役目となり。
ディスコンチーブ2の厚み分だけ切断部が沈み込む。こ
の為、第3図(Blに示す様に、外部端子の先端6に切
断パリが発生する。このような切断パリが発生すると、
外部端子先端が樹脂部底面よシ下側になるので異型形ト
ランジスタをプリント基板に半田付する際取シ付けが不
安定となり不具合を生ずる。
第4図(2)、 (Hlは1本発明の外部端子切断方法
と外観図を示す。第4図(5)は、切断ポンチ13を下
方よシ上昇させる事によシブイスコンチーブ2を切断後
、フォーミングポンチ兼上刃15と、切断ポンチ13の
金属刃同士で外部端子17を切断するので、第4図(B
lに示すように、外部端子先端16にパリを生ずること
がない。
この方法にて切断した異型形トランジスタの外部端子先
端16は樹脂部1の底面よυ下側に出ないのでプリント
基板搭載時の不具合を防止することが出来る。
本方法はディスコンチーブを使用している本製品のみな
らず1紙類を使用する製品の切断方法にも適用できるも
のである。
【図面の簡単な説明】
第1図は通常の異型形トランジスタの外観図。 第2図はフォーミングテーピング済異型形トランジスタ
の側面図、第3図(5)および(Blは、従来の切断方
法を示す断面図及び、切断後の製品外観を示す側面図、
第4図(5)、(11は、本発明の一実施例による切断
方法を示す断面図及び切断後の製品外観を示す側面図で
ある。 1・・・・・・異型形トランジスタの樹脂容器部、2・
・・・・・ディスコンチーブ、3.13・・・・・・切
断ポンチ、4.14・・・・・・受台、5.15・・・
・・・フォーミングポンチ、6.16・・・・・・外部
端子先端、7,17・・・・・・外部端子。

Claims (1)

  1. 【特許請求の範囲】 テープにけりつけられた半導体装置の外部端子を切断す
    る場合に切断ポンチをテープの前記半導体装置を有しな
    い側から入れて切断 することを慣徴とする半導体装置の製造方法。
JP5791084A 1984-03-26 1984-03-26 半導体装置の製造方法 Pending JPS60200553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5791084A JPS60200553A (ja) 1984-03-26 1984-03-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5791084A JPS60200553A (ja) 1984-03-26 1984-03-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60200553A true JPS60200553A (ja) 1985-10-11

Family

ID=13069142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5791084A Pending JPS60200553A (ja) 1984-03-26 1984-03-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60200553A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155651U (ja) * 1987-03-31 1988-10-12
FR2683945A1 (fr) * 1991-11-18 1993-05-21 Sextant Avionique Procede de formage et decoupe des pattes d'un boitier electronique et dispositif realisant le procede.
JPH06151673A (ja) * 1992-11-06 1994-05-31 Mitsui High Tec Inc テープ付きリードフレームの加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554985A (en) * 1978-06-27 1980-01-14 Nec Kyushu Ltd Lead frame for semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554985A (en) * 1978-06-27 1980-01-14 Nec Kyushu Ltd Lead frame for semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155651U (ja) * 1987-03-31 1988-10-12
FR2683945A1 (fr) * 1991-11-18 1993-05-21 Sextant Avionique Procede de formage et decoupe des pattes d'un boitier electronique et dispositif realisant le procede.
JPH06151673A (ja) * 1992-11-06 1994-05-31 Mitsui High Tec Inc テープ付きリードフレームの加工方法

Similar Documents

Publication Publication Date Title
JP3971434B2 (ja) 半導体集積回路装置
US8420523B2 (en) Chip packaging method and structure thereof
JP3117828B2 (ja) 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法
JPS60200553A (ja) 半導体装置の製造方法
JPH0473297B2 (ja)
JP2000183263A (ja) 半導体パッケージの製造方法
KR200276092Y1 (ko) 리드프레임의 패들 절단용 프레스 장치
JPH05166949A (ja) 樹脂封止半導体装置のパッケージのマーキング方法
JPH05144988A (ja) 半導体装置の製造方法並びに半導体製造装置及びリードフレーム
JPH04326755A (ja) 樹脂封止型半導体装置およびその製造方法
JPH06334090A (ja) 樹脂封止型半導体装置のリード構造およびその製造方法
JP3230318B2 (ja) 半導体装置用リードフレーム
CN114334671A (zh) 采用双刀切双排管脚的qfn封装方法
JPH04332140A (ja) 半導体装置のパッケージ
JPH05291487A (ja) 半導体リードフレーム
JP3287327B2 (ja) 半導体樹脂封止パッケージの製造方法
JP2000022041A (ja) 半導体装置
KR19980027397A (ko) 버틈 리드 패키지의 제조방법
JPH0777248B2 (ja) 樹脂封止形半導体装置及びその製造方法
JPH05129512A (ja) リードフレーム
JPH05308116A (ja) 半導体装置の製造方法
JP2003204019A (ja) 凸型ヒートシンク付き半導体装置の製造方法及び凸型ヒートシンクの製造方法
JPH04318959A (ja) 半導体装置
JPH05121630A (ja) 樹脂パツケージのリードフレーム構造
JP2000124361A (ja) 接着剤塗布Cu条、高放熱性リードフレーム及び高放熱性パッケージ