JPH04332140A - 半導体装置のパッケージ - Google Patents

半導体装置のパッケージ

Info

Publication number
JPH04332140A
JPH04332140A JP3101433A JP10143391A JPH04332140A JP H04332140 A JPH04332140 A JP H04332140A JP 3101433 A JP3101433 A JP 3101433A JP 10143391 A JP10143391 A JP 10143391A JP H04332140 A JPH04332140 A JP H04332140A
Authority
JP
Japan
Prior art keywords
semiconductor device
groove
base
package
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3101433A
Other languages
English (en)
Inventor
Koji Aono
青野　浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3101433A priority Critical patent/JPH04332140A/ja
Publication of JPH04332140A publication Critical patent/JPH04332140A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置をダイボ
ンディングする際に用いる半導体装置のパッケージに関
するものである。
【０００２】
【従来の技術】従来のこの種のパッケージとしては、図
４に示すようなものがある。図４において、１はベース
、２はこのベース１の上に設けた絶縁体ブロック、３は
絶縁体ブロック２の上に形成された入力あるいは出力用
配線、４は半導体装置と電気的に接続するためのワイヤ
ー、５は半導体装置における半導体基板、６は半導体基
板５を電気的あるいは物理的に接続するために用いるメ
タル、７は半導体装置の特性を得るために用いる電気回
路を有する絶縁基板、８は半導体装置を固定するための
半田材料、９は半導体装置を納めるための凹所である。
【０００３】パッケージを行う概略の手順は、絶縁体ブ
ロック２、配線３、電気回路を有する絶縁体基板７をベ
ース１に設け、そのベース１の凹所９の中に半田８を置
き、その上に半導体基板５の下面にメタル６を有する半
導体装置のチップを置いて、半田８を溶融し固化させて
半導体装置をベース１にボンディングし、次にワイヤ４
をボンディングする。
【０００４】
【発明が解決しようとする課題】従来のパッケージされ
る半導体装置のチップ１３（半導体基板５及びメタル６
）は、図３に示すように、下面のメタル６がその周縁部
に下方に向かって不規則な寸法で突出した突起６ａを有
している。この突起６ａは、ウエハに作られた多数の半
導体装置を一つ一つに分離する方法としてダイサーを用
いる方法が採られているため、ダイボンディングを容易
にするために半導体装置の裏面に形成されたメタル層も
同時に切断されるので、切断面に沿う方向に突出するか
えりを生じたものである。この不規則な突起６ａがある
ため、図５に示すように、ダイボンディングされた状態
でチップが傾く。このチップの傾きはワイヤーボンディ
ング不良の原因になるばかりでなく、突起６ａの内側に
空間１０が生じやすく、信頼性に欠ける問題点があり、
さらにパッケージの自動化の妨げとなる問題点もあった
。
【０００５】この発明は、上記のような問題点を解決す
るためになされたもので、ダイボンディングされた状態
でチップが傾かないようにすることを目的とする。
【０００６】
【課題を解決するための手段】この発明にかかる半導体
装置のパッケージは、半導体装置の下面をダイボンディ
ングするベースの部分にその半導体装置の下面周縁部に
対応して溝を設けてあることを特徴とする。
【０００７】上記溝は、ベースに直接設けたものでもよ
いが、ベースに半導体装置を設置する凹所を設けその凹
所底にブロックを設けてそのブロックの回りに形成され
た溝であってもよい。
【０００８】
【作用】この発明における半導体装置のパッケージは、
半導体装置の下面をダイボンディングするベースの部分
にその半導体装置の下面周縁部に対応して溝を設けてあ
るので、半導体装置をダイボンディングしたとき半導体
装置の下面周縁部に突出している突起をその溝内に落と
し込む形で位置させることができて半導体装置の下面が
ダイボンディングするベースの面に平行になり、半導体
装置が傾かない。また、これによって半田材料が半導体
装置の下面全域に均一にまわる。
【０００９】
【実施例】以下、この発明の１実施例を図１によって説
明する。この実施例は図４、５を用いて説明した従来の
半導体装置のパッケージに実施したものであり、従来と
異なる点は凹所９の底に溝１１を設けてある点である。 溝１１は、半導体基板５及びメタル６からなる半導体装
置のチップ１３の下面の周縁部に対応して、突起６ａの
最大突出寸法よりも大きい深さ寸法で、また突起６ａの
根元を余裕をもって収容できる幅寸法でベース１に形成
してある。なを、突起６ａの寸法は実測により統計的に
把握できるものであり、その結果にしたがって溝１１の
深さ及び幅を決めることになるが、深さは一般的にはメ
タル６の厚さ寸法よりも少し大きい目に決めておけば殆
どの場合支障はない。
【００１０】図１において、図４、５と同等部分は同一
図面符号で示してあり、その部分の説明は省略する。
【００１１】この半導体装置のパッケージは、チップ１
３を従来と同様にしてダイボンディングしたとき、突起
６ａが溝１１内に位置しており、メタル６の下面の平坦
な部分が凹所９の平坦な底面に一致するように平行して
半田付けされ、従って半導体装置のチップ１３の下面と
ベース１の底面との間に空間がなく薄い半田層を介して
密着した状態となり、半導体装置のチップ１３が傾かな
い。そして余分な半田材料が溝１１内に落とし込まれた
状態となる。
【００１２】上記実施例では、溝１１をベース１を直接
加工して設けたものを示したが、図２に示すように、直
接加工しないで、凹所９を従来よりも溝１１の深さに相
当する分だけ深くし、半導体装置よりも小型のブロック
１２を用意し、これを凹所９の底に固定して溝１１を形
成するようにしてもよい。このようにしても上記実施例
と同様の機能を持った溝１１が得られる。
【００１３】
【発明の効果】以上のようにこの発明によれば、パッケ
ージの半導体装置を設置するベース部分に溝を設けたこ
とにより、半導体装置を傾かないようにダイボンディン
グすることができると共に、余分な半田を溝に入れるこ
とができるので半田厚さを均一にすることができ、しか
もボンディング面間に従来生じていた空間が生じないの
で、信頼性が向上する。また、これらのことからパッケ
ージの自動化の促進が容易となる。
【図面の簡単な説明】
【図１】この発明の１実施例のパッケージの一部を示す
拡大断面図である。
【図２】この発明の他の実施例のパッケージの一部を示
す拡大断面図である。
【図３】この発明に関連してパッケージに設置する半導
体装置を示す拡大断面図である。
【図４】従来のパッケージを示す断面図である。
【図５】従来のパッケージの一部を示す拡大断面図であ
る。
【符号の説明】
１　　ベース ４　　ワイヤー ５　　半導体基板 ６　　メタル ６ａ　　突起 ８　　半田材料 ９　　凹所 １０　　空間 １１　　溝 １２　　ブロック

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　半導体装置の下面をダイボンディング
    するベースの部分にその半導体装置の下面周縁部に対応
    して溝を設けてあることを特徴とする半導体装置のパッ
    ケージ。
  2. 【請求項２】　　上記溝が、上記ベースの部分に半導体
    装置を設置する凹所を形成してその凹所底にブロックを
    ボンディングすることにより形成されていることを特徴
    とする請求項１に記載の半導体装置のパッケージ。
JP3101433A 1991-05-07 1991-05-07 半導体装置のパッケージ Pending JPH04332140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3101433A JPH04332140A (ja) 1991-05-07 1991-05-07 半導体装置のパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3101433A JPH04332140A (ja) 1991-05-07 1991-05-07 半導体装置のパッケージ

Publications (1)

Publication Number Publication Date
JPH04332140A true JPH04332140A (ja) 1992-11-19

Family

ID=14300565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3101433A Pending JPH04332140A (ja) 1991-05-07 1991-05-07 半導体装置のパッケージ

Country Status (1)

Country Link
JP (1) JPH04332140A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030047688A (ko) * 2001-12-03 2003-06-18 미쓰비시덴키 가부시키가이샤 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030047688A (ko) * 2001-12-03 2003-06-18 미쓰비시덴키 가부시키가이샤 반도체 패키지

Similar Documents

Publication Publication Date Title
US6461890B1 (en) Structure of semiconductor chip suitable for chip-on-board system and methods of fabricating and mounting the same
JP2004022862A (ja) 半導体装置
US20010045643A1 (en) Semiconductor device keeping structural integrity under heat-generated stress
KR20010051976A (ko) 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치
JP2002110862A (ja) 半導体装置とその製造方法
JP2001035961A (ja) 半導体装置及びその製造方法
JP2003110080A (ja) 半導体装置
JPH04332140A (ja) 半導体装置のパッケージ
JPH0473297B2 (ja)
JP2000183218A (ja) Ｉｃパッケージの製造方法
US5885853A (en) Hollow chip package and method of manufacture
JP2812313B2 (ja) 半導体装置
EP0711104A1 (en) Packaged semiconductor, semiconductor device made therewith and method for making same
JPH05211250A (ja) 樹脂封止型半導体装置
JPH05211379A (ja) 混成集積回路装置
JPH01208851A (ja) 電子部品の実装構造
JPH0737932A (ja) 半導体装置およびその実装方法
JPS5847705Y2 (ja) ダイ・コレツト
JPH09129784A (ja) 半導体装置およびその製造方法
KR100370842B1 (ko) 칩사이즈패키지
CA2139453A1 (en) Package for parallel subelement semiconductor devices and method
JPH06163760A (ja) 放熱スラグを有した電子部品搭載用基板
JPH0267788A (ja) 半導体装置の実装方法
JPH04113658A (ja) 半導体装置
JP2000022041A (ja) 半導体装置