JPS60195648A - マイクロプロセツサの誤動作検出方式 - Google Patents
マイクロプロセツサの誤動作検出方式Info
- Publication number
- JPS60195648A JPS60195648A JP59051947A JP5194784A JPS60195648A JP S60195648 A JPS60195648 A JP S60195648A JP 59051947 A JP59051947 A JP 59051947A JP 5194784 A JP5194784 A JP 5194784A JP S60195648 A JPS60195648 A JP S60195648A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- reset
- circuit
- parity
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）９発明の技術分野
本発明はマイクロプロセッサの誤動作検出法に係り、特
にマイクロプロセッサの命令コードに予めパリティビッ
トを付加しておくことによりマイクロプロセッサの誤動
作を検出する方式に関するものである。
にマイクロプロセッサの命令コードに予めパリティビッ
トを付加しておくことによりマイクロプロセッサの誤動
作を検出する方式に関するものである。
（ｂ）、技術の背景
マイクロプロセッサに於いてはプロセッサの誤動作を防
止するために誤動作を的確に検出する手段を設はシステ
ムの安全性の確保に努めている。
止するために誤動作を的確に検出する手段を設はシステ
ムの安全性の確保に努めている。
（Ｃ）、従来技術と問題点
従来技術に依るとマイクロプロセッサの誤動作検出法と
しては主としてウオッチドックタイマ−回路を使用して
いた。
しては主としてウオッチドックタイマ−回路を使用して
いた。
第１図の（ａｌは従来のウオッチドックタイマ一方式の
一例を示す概略図であり、ｆｂｌは其の動作を説明する
図である。
一例を示す概略図であり、ｆｂｌは其の動作を説明する
図である。
以下図に従って従来のウオッチドックタイマ一方式に就
いて説明する。マイクロプロセッサが雑音等の原因によ
り誤動作した場合正常の動作基準から外れる筈である。
いて説明する。マイクロプロセッサが雑音等の原因によ
り誤動作した場合正常の動作基準から外れる筈である。
従ってカウンタのリセットが成る時間Ｔ内に必ず一回は
行われる様にする為予めカウンタリセットル−チンをフ
ァームウェアの各所に配置して置き、誤動作した場合に
は正常の動作基準から外れるので上記の時間Ｔ内にカウ
ントリセットが行われ無いであろう事を期待して誤動作
検出を行っている。
行われる様にする為予めカウンタリセットル−チンをフ
ァームウェアの各所に配置して置き、誤動作した場合に
は正常の動作基準から外れるので上記の時間Ｔ内にカウ
ントリセットが行われ無いであろう事を期待して誤動作
検出を行っている。
即ちファームウェアによりカウンタＣＯＵ Ｎ ＴにＲ
３Ｔ信号（１）を印加してカウンタＣ０ＵＮＴをリセッ
トし、カウンタＣ０ＵＮＴは計数を開始する。カウンタ
Ｃ０ＵＮＴは成る設定時間Ｔ経過するとカウントオーバ
ーするが、ファームウェアにより時間Ｔを経過しないう
ちに再びＲＳＴ信号（２）を印加してリセ７）する様に
しておく。
３Ｔ信号（１）を印加してカウンタＣ０ＵＮＴをリセッ
トし、カウンタＣ０ＵＮＴは計数を開始する。カウンタ
Ｃ０ＵＮＴは成る設定時間Ｔ経過するとカウントオーバ
ーするが、ファームウェアにより時間Ｔを経過しないう
ちに再びＲＳＴ信号（２）を印加してリセ７）する様に
しておく。
此の様にセットしておく時は雑音等でマイクロプロセッ
サが誤動作した結果、Ｒ３Ｔ信号（２）の出る時間が遅
れたり、出なかった場合にはカウンタＣ０ＵＮＴがカウ
ントオーバーして警報を発する。
サが誤動作した結果、Ｒ３Ｔ信号（２）の出る時間が遅
れたり、出なかった場合にはカウンタＣ０ＵＮＴがカウ
ントオーバーして警報を発する。
然し此の様なウオッチド・ツクタイマ一方式には■誤動
作発生からマイクロプロセッサのリセ・ノド迄時間Ｔが
かかり、■誤動作が時間Ｔ以内に偶然復旧して誤動作を
検出出来ない場合もあり、■又誤動作の性質によりリセ
ットルーチンを含む無限ループに突入する可能性もあり
正確な誤動作検出が出来ないと云う欠点があった。
作発生からマイクロプロセッサのリセ・ノド迄時間Ｔが
かかり、■誤動作が時間Ｔ以内に偶然復旧して誤動作を
検出出来ない場合もあり、■又誤動作の性質によりリセ
ットルーチンを含む無限ループに突入する可能性もあり
正確な誤動作検出が出来ないと云う欠点があった。
（ｄ）１発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
より的確にマイクロプロセッサの誤動作を検出出来る方
式を提供することである。
より的確にマイクロプロセッサの誤動作を検出出来る方
式を提供することである。
（４１）、発明の構成
上記の目的は本発明によれば、マイクロプロセッサに於
いて、前記マイクロプロセッサの命令コードに予め奇数
パリティ又は偶数パリティを設定して置き、命令フェッ
チ毎にパリティチェックを行い、不合格の場合警報を発
し且つ前記マイクロプロセンサをリセットするマイクロ
プロセッサの誤動作検出方式により達成される。
いて、前記マイクロプロセッサの命令コードに予め奇数
パリティ又は偶数パリティを設定して置き、命令フェッ
チ毎にパリティチェックを行い、不合格の場合警報を発
し且つ前記マイクロプロセンサをリセットするマイクロ
プロセッサの誤動作検出方式により達成される。
即ち本発明に依るとマイクロプロセッサの命令コードに
予め奇数パリティ又は偶数パリティを設定して置き、命
令フェッチ毎にパリティチェックを行い、不合格の場合
マイクロプロセッサが暴走しているものと判定するので
極めて簡単に且つ迅速に警報を発してマイクロプロセッ
サをリセット出来ると云う効果がある。
予め奇数パリティ又は偶数パリティを設定して置き、命
令フェッチ毎にパリティチェックを行い、不合格の場合
マイクロプロセッサが暴走しているものと判定するので
極めて簡単に且つ迅速に警報を発してマイクロプロセッ
サをリセット出来ると云う効果がある。
（ｆ）０発明の実施例
第２図は本発明に依るマイクロプロセッサの誤動作検出
方式の一実施例を示す概略図である。
方式の一実施例を示す概略図である。
以下図に従って本発明の詳細な説明する。図に於いてマ
イクロプロセッサＭＰＵから出力される命令は命令フェ
ッチ毎にパリティジェネレータＧＥＮに入力され、パリ
ティチェックされる。
イクロプロセッサＭＰＵから出力される命令は命令フェ
ッチ毎にパリティジェネレータＧＥＮに入力され、パリ
ティチェックされる。
若し此の時パリティチェック不合格ならばフリップ・フ
ロップ回路ＪＫに対しハイの電圧を出力し、マイクロプ
ロセッサＭＰＵが命令フェッチ毎に同期して出力する同
期信号５ＹＮＣとクロックＣＬＫをアンドゲートＧに入
力し、両者の論理積信号でフリップ・フロップ回路ＪＫ
をセントし、アラーム信号を発信する。
ロップ回路ＪＫに対しハイの電圧を出力し、マイクロプ
ロセッサＭＰＵが命令フェッチ毎に同期して出力する同
期信号５ＹＮＣとクロックＣＬＫをアンドゲートＧに入
力し、両者の論理積信号でフリップ・フロップ回路ＪＫ
をセントし、アラーム信号を発信する。
同時にＭＰＵリセット回路ＲＥＳＥＴを駆動し、マイク
ロプロセッサＭＰＵに対しりセント信号を送出してリセ
ットする。
ロプロセッサＭＰＵに対しりセント信号を送出してリセ
ットする。
又此の時ＭＰＵリセット回路ＲＥＳＥＴはフリップ・フ
ロップＪＫをリセットし、次のエラー発止に備える。
ロップＪＫをリセットし、次のエラー発止に備える。
（ｇ１１発明効果
以上詳細に説明した様に本発明によれば、僅かの外付は
回路を追加することにより簡単にマイクロプロセンサの
誤動作を検出出来るだけでなく命令フェンチ毎に且つ直
ちに警報を発信出来ると云う大きい効果がある。
回路を追加することにより簡単にマイクロプロセンサの
誤動作を検出出来るだけでなく命令フェンチ毎に且つ直
ちに警報を発信出来ると云う大きい効果がある。
第１図の（ａ）は従来のウオッチドックタイマ一方式の
一例を示す概略図、（ｂｌは其の動作を説明する図、第
２図番！本発明に依るマイクロプロセッサの誤動作検出
方式の一実施例を示す概略図である。 図中、Ｃ０ＵＮＴはカウンタ、Ｒ３Ｔはリセット出来、
ＣＬＫはクロック信号、ＭＰＵはマイクロプロセッサ、
ＧＥＮはパリティジェネレータ、ＪＫはフリップ・フロ
ップ回路、ＲＥＳＥＴはＭＰＵリセント回路、Ｇはアン
ドゲート、５ＹＮＣは命令フェッチ毎に出力する同期信
号である。 ；ニ、１：・ −一一一
一例を示す概略図、（ｂｌは其の動作を説明する図、第
２図番！本発明に依るマイクロプロセッサの誤動作検出
方式の一実施例を示す概略図である。 図中、Ｃ０ＵＮＴはカウンタ、Ｒ３Ｔはリセット出来、
ＣＬＫはクロック信号、ＭＰＵはマイクロプロセッサ、
ＧＥＮはパリティジェネレータ、ＪＫはフリップ・フロ
ップ回路、ＲＥＳＥＴはＭＰＵリセント回路、Ｇはアン
ドゲート、５ＹＮＣは命令フェッチ毎に出力する同期信
号である。 ；ニ、１：・ −一一一
Claims (1)
- マイクロプロセッサに於いて、前記マイクロプロセッサ
の命令コードに予め奇数パリティ又は゛偶数パリティを
設定して置き、命令フェッチ毎にパリティチェックを行
い、不合格の場合警報を発し且つ前記マイクロプロセッ
サをリセットすることを特徴とするマイクロプロセッサ
の誤動作検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59051947A JPS60195648A (ja) | 1984-03-16 | 1984-03-16 | マイクロプロセツサの誤動作検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59051947A JPS60195648A (ja) | 1984-03-16 | 1984-03-16 | マイクロプロセツサの誤動作検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60195648A true JPS60195648A (ja) | 1985-10-04 |
Family
ID=12901065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59051947A Pending JPS60195648A (ja) | 1984-03-16 | 1984-03-16 | マイクロプロセツサの誤動作検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60195648A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02302833A (ja) * | 1989-05-02 | 1990-12-14 | Motorola Inc | マイクロプロセッサのための動作機能チェック装置および方法 |
-
1984
- 1984-03-16 JP JP59051947A patent/JPS60195648A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02302833A (ja) * | 1989-05-02 | 1990-12-14 | Motorola Inc | マイクロプロセッサのための動作機能チェック装置および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60195648A (ja) | マイクロプロセツサの誤動作検出方式 | |
| JPH0326861B2 (ja) | ||
| JPH02234241A (ja) | リセット・リトライ回路 | |
| JPH1078896A (ja) | 産業用電子計算機 | |
| JPH01185742A (ja) | プログラム暴走検出回路 | |
| JPH04247531A (ja) | 障害検出方式 | |
| JPH01296838A (ja) | 外部入力のノイズ信号検出装置 | |
| JPH0326696Y2 (ja) | ||
| JPH0285946A (ja) | Ｃｐｕ制御バス障害による誤動作防止方式 | |
| JPS6257051A (ja) | 多重系の相互同期方法 | |
| JPS6361350A (ja) | 情報処理方式 | |
| JPH0469720A (ja) | クロック異常検出装置 | |
| JPS6198425A (ja) | クロツク同期ずれ検出方式 | |
| JPH02190944A (ja) | プロセッサーのリセット方式 | |
| JPS6361523A (ja) | フレ−ムカウンタ回路 | |
| JPH0240724A (ja) | 同期制御回路 | |
| JPS62135946A (ja) | バスチエツク方式 | |
| JPH0277854A (ja) | マイクロプロセッサのリセット方式 | |
| JPH0334032B2 (ja) | ||
| JP2004328922A (ja) | 定周期割り込み検出回路および定周期割込み異常検出方法 | |
| JPS61150027A (ja) | シリアルプリンタのタイマ−回路診断方式 | |
| JPH04369740A (ja) | ウォッチドグタイマ付制御装置 | |
| JPH0481936A (ja) | 複数ｃｐｕ間の同期制御方式 | |
| JPH0242516A (ja) | 不正クロック検出システム | |
| JPH05241907A (ja) | 故障検出回路 |