JPS60181846A - 状態記録メモリ制御方式 - Google Patents
状態記録メモリ制御方式Info
- Publication number
- JPS60181846A JPS60181846A JP59037712A JP3771284A JPS60181846A JP S60181846 A JPS60181846 A JP S60181846A JP 59037712 A JP59037712 A JP 59037712A JP 3771284 A JP3771284 A JP 3771284A JP S60181846 A JPS60181846 A JP S60181846A
- Authority
- JP
- Japan
- Prior art keywords
- history
- memory
- data
- history memory
- cycles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、状態記録メモリ制御方式、特にハードウェア
の動作状態を記１１ｇシておくヒストリメモリ等に記憶
するサイクル数を必要に応じて拡張可能にする状態記録
メモリ制御方式に関するものである。
の動作状態を記１１ｇシておくヒストリメモリ等に記憶
するサイクル数を必要に応じて拡張可能にする状態記録
メモリ制御方式に関するものである。
（技術の背景と問題点）
データ処理装置等を用いてデハソク時あるいは稼働中の
データ処理装置等に障害が発生した時等においては、ハ
ードウェアの変化した履歴状態をトレースして原因を追
求するために、履歴状態の各種データを記憶させるいわ
ゆるヒストリメモリが用いられている。
データ処理装置等に障害が発生した時等においては、ハ
ードウェアの変化した履歴状態をトレースして原因を追
求するために、履歴状態の各種データを記憶させるいわ
ゆるヒストリメモリが用いられている。
該ヒストリメモリ等はデータ処理装置が動作する極めて
高速な動作速度に合わせた同じ速度で各種制御信号等を
記憶する必要があり、おのずと設置し得る容量には効率
、経済性等のために限界がある。
高速な動作速度に合わせた同じ速度で各種制御信号等を
記憶する必要があり、おのずと設置し得る容量には効率
、経済性等のために限界がある。
このため、従来、一般にヒストリメモリ等は障害等が発
生してデータ処理装置等が停止する前の数百ザイクル分
の各種制御信号等を記憶していた。
生してデータ処理装置等が停止する前の数百ザイクル分
の各種制御信号等を記憶していた。
しかし２時として前記−律的な数百サイクルの履歴状態
を記憶していたのみでは前記デパック時あるいは障害発
生時に原因を追求するのに必要な所望の制御信号を得る
ことができないという問題点があった。
を記憶していたのみでは前記デパック時あるいは障害発
生時に原因を追求するのに必要な所望の制御信号を得る
ことができないという問題点があった。
（発明の目的と構成）
本発明の目的は、前記問題点を解決することにあり、デ
ータ処理装置等に用いられるハードウェアの履歴状態を
記憶してお（ために設置された前記ヒストリメそり等を
所定領域毎にアクセスできる状態に分割し、必要に応じ
て前記分割した領域に履歴状態を順次循環する形で記憶
させることにより、前記ヒストリメモリ等の容量を増加
させることなく、記憶させることが可能な履歴状態のサ
イクル数を拡張させることにある。そのため９本発明の
状態記録メモリ制御方式は、ハードウェアの動作状態を
順次循環する形で書き込み、必要に応じて書き込まれた
データを読み出して記録することが可能な状態記録メモ
リ制御方式において。
ータ処理装置等に用いられるハードウェアの履歴状態を
記憶してお（ために設置された前記ヒストリメそり等を
所定領域毎にアクセスできる状態に分割し、必要に応じ
て前記分割した領域に履歴状態を順次循環する形で記憶
させることにより、前記ヒストリメモリ等の容量を増加
させることなく、記憶させることが可能な履歴状態のサ
イクル数を拡張させることにある。そのため９本発明の
状態記録メモリ制御方式は、ハードウェアの動作状態を
順次循環する形で書き込み、必要に応じて書き込まれた
データを読み出して記録することが可能な状態記録メモ
リ制御方式において。
前記ハードウェアから出力された動作状態に関するデー
タを収集するデータ収集部と、複数の領域に分割されか
つ該分割された各領域が独立にアクセス可能な記憶装置
と、該分割された複数の領域を並列に形成しかつ循環す
る形あるいは分割された複数の領域を直列に形成しかつ
循環する形のいずれによって前記データ収集部により収
集されたデータを順次書き込むかを選択する選択回路と
を備え、必要に応じて前記記憶装置への書き込みを停止
させると共に該停止時に前記ｆｆｔ３憶装置に書き込ま
れているデータを読み出すことにより前記ハ、−ドウエ
アの履歴状態を記録することを特徴としている。
タを収集するデータ収集部と、複数の領域に分割されか
つ該分割された各領域が独立にアクセス可能な記憶装置
と、該分割された複数の領域を並列に形成しかつ循環す
る形あるいは分割された複数の領域を直列に形成しかつ
循環する形のいずれによって前記データ収集部により収
集されたデータを順次書き込むかを選択する選択回路と
を備え、必要に応じて前記記憶装置への書き込みを停止
させると共に該停止時に前記ｆｆｔ３憶装置に書き込ま
れているデータを読み出すことにより前記ハ、−ドウエ
アの履歴状態を記録することを特徴としている。
（発明の実施例）
以下図面に基づいて本発明の詳細な説明する。
第１図は状態記録メモリ制御方式が用いられる全体構成
図例、第２図は従来の状態記録メモリ制御方式に用いら
れる構成図例、第３図は第２図図示構成例を用いた結果
例、第４図、第５図および第６図は本発明の１実施例構
成圀、第７図は第４図ないし第６図図示本発明の１実施
例によって得られた結果例を示す。
図例、第２図は従来の状態記録メモリ制御方式に用いら
れる構成図例、第３図は第２図図示構成例を用いた結果
例、第４図、第５図および第６図は本発明の１実施例構
成圀、第７図は第４図ないし第６図図示本発明の１実施
例によって得られた結果例を示す。
図中、１．１１はヒストリメモリ、２はデータ処理装置
、３はヒストリ制御回路、４ばカウンタ。
、３はヒストリ制御回路、４ばカウンタ。
５はサービスプロセッサ、５−１はディスプレイ。
６はプリンタ、７．１６はランチ、８はＯＲ回路。
９．１５はインクリメンタ、１０．１４はアドレスレジ
スタ、１２はライトレジスタ、１３はり一ドレジスタ、
１７−１ないし１７−４は選択回路を表わす。
スタ、１２はライトレジスタ、１３はり一ドレジスタ、
１７−１ないし１７−４は選択回路を表わす。
第１図において２図中１はヒストリメモリであって、デ
ータ処理装置２を構成する各種ハードウェア例えば図示
ＡＮＤ回路およびＦＦ（フリップフロップ）回路等から
の信号の履歴状態を所定サイクル数記憶しておくための
ものである。該ヒストリメモリ１は前述した如くデータ
処理装置が動作するサイクルに合わせた極めて高速な書
き込みを行う必要があるため、設置し得る容量には限界
がある。このため９例えば図示の如くｌワードが１０ビ
ツトからなる２５６ワードのヒストリメモリ１が用いら
れている。該ヒストリメモリ１の各ピントに書き込むた
めの端子には図示のように各ハードウェアからの出力信
号が入力されており。
ータ処理装置２を構成する各種ハードウェア例えば図示
ＡＮＤ回路およびＦＦ（フリップフロップ）回路等から
の信号の履歴状態を所定サイクル数記憶しておくための
ものである。該ヒストリメモリ１は前述した如くデータ
処理装置が動作するサイクルに合わせた極めて高速な書
き込みを行う必要があるため、設置し得る容量には限界
がある。このため９例えば図示の如くｌワードが１０ビ
ツトからなる２５６ワードのヒストリメモリ１が用いら
れている。該ヒストリメモリ１の各ピントに書き込むた
めの端子には図示のように各ハードウェアからの出力信
号が入力されており。
カウンタ４によって指示されたアドレス０ないし２５５
内の所定アドレスに順次循環する形で書き込まれている
。そして、前記データ処理装置２になんらかの障害が発
生した場合あるいはデパック時のバグ等によりソフトに
よる例外が生した場合等に１図示ヒストリ制御回路３は
カウンタ４の動作を停止させる。これにより、ヒストリ
メモリ１にはヒストリメモリ１のワード数（アドレス数
）に相当するサイクル数、即ち２５６ザイクル分の履歴
状態が記憶されて残る。
内の所定アドレスに順次循環する形で書き込まれている
。そして、前記データ処理装置２になんらかの障害が発
生した場合あるいはデパック時のバグ等によりソフトに
よる例外が生した場合等に１図示ヒストリ制御回路３は
カウンタ４の動作を停止させる。これにより、ヒストリ
メモリ１にはヒストリメモリ１のワード数（アドレス数
）に相当するサイクル数、即ち２５６ザイクル分の履歴
状態が記憶されて残る。
図中５はサービスプロセッサであって、第１図図示ヒス
トリメモリ１に記４．１させた履歴状態を読み出すため
に用いられるものである。該サービスプロセッサ５は前
記ヒストリメモリ１に記憶されている履歴状態に関する
データを順次読み出して所定のコード表等と比較して人
間が理解し易い形に記述してディスプレイに表示し、あ
るいはプリンタ６からハードコピーの形で出力させるも
のである。該履歴状態を記述した表等乙こより、障害の
発生した原因が追求される。この際、ヒストリメモリ１
からの履歴デークＱ読の出し等の各種指示はサービスプ
ロセッサ５に併設されたキーボード等から入力されるこ
とにより行われる。
トリメモリ１に記４．１させた履歴状態を読み出すため
に用いられるものである。該サービスプロセッサ５は前
記ヒストリメモリ１に記憶されている履歴状態に関する
データを順次読み出して所定のコード表等と比較して人
間が理解し易い形に記述してディスプレイに表示し、あ
るいはプリンタ６からハードコピーの形で出力させるも
のである。該履歴状態を記述した表等乙こより、障害の
発生した原因が追求される。この際、ヒストリメモリ１
からの履歴デークＱ読の出し等の各種指示はサービスプ
ロセッサ５に併設されたキーボード等から入力されるこ
とにより行われる。
第２図は従来の状態記録メモリ制御方式に用いられる構
成例を示し２図示外のヒストリメモリ１に履歴状態を記
４１させるため、あるいは読み出すためのメモリアドレ
ス信号およびメモリライト・イネーブル信号を供給する
ためのものである。
成例を示し２図示外のヒストリメモリ１に履歴状態を記
４１させるため、あるいは読み出すためのメモリアドレ
ス信号およびメモリライト・イネーブル信号を供給する
ためのものである。
データ処理装置２になんらかの障害が発生し力場台、デ
ータ処理装置２等からヒストリメモリ１への書き込シを
停止させる信号（ＦＲＥＥＺＥ ｌｌｌ５ＴＯＲＹ）信
号がラッチ７に送出され、ラッチ７はリセツトされる。
ータ処理装置２等からヒストリメモリ１への書き込シを
停止させる信号（ＦＲＥＥＺＥ ｌｌｌ５ＴＯＲＹ）信
号がラッチ７に送出され、ラッチ７はリセツトされる。
これにより、該ランチ７は前記ヒストリメモリ１に供給
していたメモリライト・イネーブル信号をＩ７レヘルと
して新たな書き込みが出来ない状態にする。そして、ヒ
ストリメモリ１に格納されている履歴状態を示すデータ
を読み出すために、前述したサービスプロセッサ５がら
インクレメント（ＳＴＥＰ ＩＮＣＲＥＭＥＮＴ）信号
を順次図示ＯＲ回路８に供給する。これにより、インク
リメンタ９は順次１づつ加算し、該加算した信号に基づ
きアドレスレジスタ１ｏはヒストリメモリ１に所定のア
ドレス信号を供給し、所定のアドレスから順次履歴デー
タを読み出し、前記サービスプロセッサに送出する。
していたメモリライト・イネーブル信号をＩ７レヘルと
して新たな書き込みが出来ない状態にする。そして、ヒ
ストリメモリ１に格納されている履歴状態を示すデータ
を読み出すために、前述したサービスプロセッサ５がら
インクレメント（ＳＴＥＰ ＩＮＣＲＥＭＥＮＴ）信号
を順次図示ＯＲ回路８に供給する。これにより、インク
リメンタ９は順次１づつ加算し、該加算した信号に基づ
きアドレスレジスタ１ｏはヒストリメモリ１に所定のア
ドレス信号を供給し、所定のアドレスから順次履歴デー
タを読み出し、前記サービスプロセッサに送出する。
第３図（Ａ）は第２図を用いて説明した如く。
サービスプロセッサ５を用いてヒストリメモリ１に格納
されている履歴データを読み出した例を示す。図中横軸
はヒストリメモリ１のワード数（２５６）、即ち履歴を
記憶し得るサイクル数に対応するものであり、縦軸は１
ワードを構成するビット数（１０）、即ちｌサイクル中
に記憶できる履歴状態の数を示す。
されている履歴データを読み出した例を示す。図中横軸
はヒストリメモリ１のワード数（２５６）、即ち履歴を
記憶し得るサイクル数に対応するものであり、縦軸は１
ワードを構成するビット数（１０）、即ちｌサイクル中
に記憶できる履歴状態の数を示す。
第３図（Ｂ）は変換表の例を示し、第３図（Ａ）図示各
履歴データを人間が読み易い形に変換する表を示す。図
中ビット０ないしビット９に対応する信号名が記憶しで
ある。
履歴データを人間が読み易い形に変換する表を示す。図
中ビット０ないしビット９に対応する信号名が記憶しで
ある。
第３図（Ｃ）は第３図（Ｂ）図示変換表を用いて第３図
（Δ）図示履歴データを変換したものを示す。図中横軸
はヒストリメモリ１に記録されていた履歴データのサイ
クル数を示し、縦軸は履歴データが記録された信号名を
示す。該信号名に対応する各ザイクルにおける変化した
状態を知ることにより、データ処理装置２に発生した障
害等の原因を追求することができる。
（Δ）図示履歴データを変換したものを示す。図中横軸
はヒストリメモリ１に記録されていた履歴データのサイ
クル数を示し、縦軸は履歴データが記録された信号名を
示す。該信号名に対応する各ザイクルにおける変化した
状態を知ることにより、データ処理装置２に発生した障
害等の原因を追求することができる。
しかし９以上述べたような従来の装置は、Ｈ暦データを
記憶し得る容量２例えばサイクル数はヒストリメモリ１
のワード数および１ワードを構成するビット故によって
一律に定まってしまう。このため、データ処理装置に障
害が発生して停止した場合、即時に前記ヒストリメモリ
１への循環した書き込みを停止した時には、既に新たな
履歴データが重ね書きされて更新されてしまい所望の履
歴データが得られない場合があった。
記憶し得る容量２例えばサイクル数はヒストリメモリ１
のワード数および１ワードを構成するビット故によって
一律に定まってしまう。このため、データ処理装置に障
害が発生して停止した場合、即時に前記ヒストリメモリ
１への循環した書き込みを停止した時には、既に新たな
履歴データが重ね書きされて更新されてしまい所望の履
歴データが得られない場合があった。
そこで本発明はヒストリメモリ１の容量を変えることな
く、該ヒストリメモリｌを所定領域毎にアクセス可能な
形に分割し、必要に応じて該分割した領域に順次循環す
る形に履歴状態を表わすデータを記憶させることにりよ
り、ヒストリメモリｌに記憶させ得るサイクル数を拡張
可能にすることにある。以下説明する。
く、該ヒストリメモリｌを所定領域毎にアクセス可能な
形に分割し、必要に応じて該分割した領域に順次循環す
る形に履歴状態を表わすデータを記憶させることにりよ
り、ヒストリメモリｌに記憶させ得るサイクル数を拡張
可能にすることにある。以下説明する。
第４図図示ヒストリメモリ１１は１ワードが６４ピント
からなる２５６ワードによって構成されている。そして
１ワードはＡ（００〜１５） 、 Ｂ （１６〜３１）
、 Ｃ（３２〜４７）およびＤ（４８〜６３）なる４
つの領域に分割されている。カッコ内は割り当てられた
ビット領域を示す。即ちＡ （００〜１５）はビット０
からビット１５までが領域Ａに他の領域Ｂ。
からなる２５６ワードによって構成されている。そして
１ワードはＡ（００〜１５） 、 Ｂ （１６〜３１）
、 Ｃ（３２〜４７）およびＤ（４８〜６３）なる４
つの領域に分割されている。カッコ内は割り当てられた
ビット領域を示す。即ちＡ （００〜１５）はビット０
からビット１５までが領域Ａに他の領域Ｂ。
ＣおよびＤと独立にアクセス可能な状態で割り当・てら
れたことを示す。各領域ＡないしＤ内の各ビットには履
歴データが後述するようにしてライトレジスフ１２を介
してアドレスレジスタ１４によって指示されるアドレス
に前述した循環する形で書き込まれる。そして領域Ａな
いしＤに書き込まれた夫々の履歴データは後述するよう
にしてり一ドレジスタ１３を介して前述したサービスプ
ロセソサ等によって読み出され９人間が認識し易い形に
変換される。
れたことを示す。各領域ＡないしＤ内の各ビットには履
歴データが後述するようにしてライトレジスフ１２を介
してアドレスレジスタ１４によって指示されるアドレス
に前述した循環する形で書き込まれる。そして領域Ａな
いしＤに書き込まれた夫々の履歴データは後述するよう
にしてり一ドレジスタ１３を介して前述したサービスプ
ロセソサ等によって読み出され９人間が認識し易い形に
変換される。
第４図図示左端ＩＫ ＭＯＤＥ信号がＬレベルの場合。
即ち拡張モードでない場合、インクリメンタ１５ばアド
レスレジスタ１４の図示ビット２ないし９によっ一ζ示
されるアドレスＯないし２５５のうぢの１つのアドレス
を前記ヒストリメモリ１１に循環する形で供給する。こ
れにより、ヒストリメモリ１１を構成する１ワード６４
ビツトには前記ライＩ−レジスク１２を介して供給され
た所定の履歴データが書き込まれる。従ってデータ処理
装置になんらかの障害が発生してヒストリメモリ１１へ
の履歴データの再書き込みを停止すべき信号が供給され
た場合には、該停止する前２５６ザイクルの履歴データ
が前記ヒストリメモリ１１に記憶された状態で残ってい
る。
レスレジスタ１４の図示ビット２ないし９によっ一ζ示
されるアドレスＯないし２５５のうぢの１つのアドレス
を前記ヒストリメモリ１１に循環する形で供給する。こ
れにより、ヒストリメモリ１１を構成する１ワード６４
ビツトには前記ライＩ−レジスク１２を介して供給され
た所定の履歴データが書き込まれる。従ってデータ処理
装置になんらかの障害が発生してヒストリメモリ１１へ
の履歴データの再書き込みを停止すべき信号が供給され
た場合には、該停止する前２５６ザイクルの履歴データ
が前記ヒストリメモリ１１に記憶された状態で残ってい
る。
次に第４図図示左端ＩＫ ＭＯＤＥ信号がＨレベルの場
合、即ち拡張モードの場合、インクリメンタ１５はアド
レスレジスタ１４の図示ビット２ないしピッ１−９によ
って示されるアドレスＯないし２５５のうちの１つのア
ドレスをヒス［リメモリ１１に循環する形で供給すると
共に、インクリメンタ１５のピッＩ〜２から出力された
キャリーがビット１に伝播されて結果としてＩｏビット
、即ちアドレスＯないし１ｏ２４を有するインクリメン
タとして動作する。該ピッ１〜０およびヒツト１のアド
レス情報は後述する如（ヒス］・リメモリ１１を分割し
た領域ＡないしＤを順次循環する形で選択するために用
いられる。
合、即ち拡張モードの場合、インクリメンタ１５はアド
レスレジスタ１４の図示ビット２ないしピッ１−９によ
って示されるアドレスＯないし２５５のうちの１つのア
ドレスをヒス［リメモリ１１に循環する形で供給すると
共に、インクリメンタ１５のピッＩ〜２から出力された
キャリーがビット１に伝播されて結果としてＩｏビット
、即ちアドレスＯないし１ｏ２４を有するインクリメン
タとして動作する。該ピッ１〜０およびヒツト１のアド
レス情報は後述する如（ヒス］・リメモリ１１を分割し
た領域ＡないしＤを順次循環する形で選択するために用
いられる。
第４図図示左端５ＴＥＰ ＩＮｃＲＥ肝ＮＴ信号ばサー
ビスプロセソザ等が前記ヒストリメモリ１１に書き込ま
れた履歴データを読み出す場合にアドレスを順次１づつ
加算するために用いられる信号である。
ビスプロセソザ等が前記ヒストリメモリ１１に書き込ま
れた履歴データを読み出す場合にアドレスを順次１づつ
加算するために用いられる信号である。
第４図図示左端５ＴＡＲＴ ｌｌｌ５ＴＯＲＹ信号はラ
ッチ１６をセン１−状態にするための信号であって、ヒ
ストリメモリ１１に履歴データの書き込みを循環する形
で開始させるための信号である。
ッチ１６をセン１−状態にするための信号であって、ヒ
ストリメモリ１１に履歴データの書き込みを循環する形
で開始させるための信号である。
第４図図示左端５ＴＥＥＺＥ １ｕｓＴｏＲｙ信号はラ
ンチ１６をリセットさせるための信号であって、ヒスト
リメモリ１１に循環する形で書き込まれていた履歴デー
タの書き込のを停止させ、履歴データをヒストリメモリ
１１に記憶させた状態で残すための信号である。
ンチ１６をリセットさせるための信号であって、ヒスト
リメモリ１１に循環する形で書き込まれていた履歴デー
タの書き込のを停止させ、履歴データをヒストリメモリ
１１に記憶させた状態で残すための信号である。
第４図図示下端矢印サービスプロセッサはり−ドレジス
タ１３を介してヒストリメモリ１から読み出された履歴
データの供給先例を示す。該履歴データが供給されたザ
ービスブロセノザ等は前述した９０ ＜ Ｉ、て変換テ
ーブルを用いて人間の理解し易い形に変換した履歴デー
タ表等を作成する。
タ１３を介してヒストリメモリ１から読み出された履歴
データの供給先例を示す。該履歴データが供給されたザ
ービスブロセノザ等は前述した９０ ＜ Ｉ、て変換テ
ーブルを用いて人間の理解し易い形に変換した履歴デー
タ表等を作成する。
第５図図示右端太線ＡないしＤは夫々履歴データ（１６
種）を入力するだめの入力端である。また図示Δ１ない
しＡ４．Ｂ１ないしＢ４．ＣＩないしＣ４およびＩ）
１ないしｌ） ４は夫々ヒストリメモリ１１を分割しま
た領域人ないしＤに履歴データを所定領域に順次循環す
る形あるいは一括した形で書き込むための制御信号であ
る。
種）を入力するだめの入力端である。また図示Δ１ない
しＡ４．Ｂ１ないしＢ４．ＣＩないしＣ４およびＩ）
１ないしｌ） ４は夫々ヒストリメモリ１１を分割しま
た領域人ないしＤに履歴データを所定領域に順次循環す
る形あるいは一括した形で書き込むための制御信号であ
る。
第５図図示右端の各信号は前記ヒストリメモリ１１に履
歴データを書き込むための制御信号である。図示左端Ｉ
Ｋ ＭＯＤＥ信号が１７レベルである場合。
歴データを書き込むための制御信号である。図示左端Ｉ
Ｋ ＭＯＤＥ信号が１７レベルである場合。
即ち第４図図示ヒストリメモリ１１にＭＩＬＦ−タを格
納するサイクル数を拡張しない場合（２５６サイクル）
１図示右端の各制御信号はＡＩ、Ｂ２゜Ｃ３およびＤ４
のみが■４レヘルとなる。従って第４図図示構成Ａない
しＤの履歴データがヒストリメモリ１１の領域Ａないし
Ｄに並列状態に同時に書き込まれる。このため、履歴デ
ータを書き込むことができるサイクル数は２５６となる
。
納するサイクル数を拡張しない場合（２５６サイクル）
１図示右端の各制御信号はＡＩ、Ｂ２゜Ｃ３およびＤ４
のみが■４レヘルとなる。従って第４図図示構成Ａない
しＤの履歴データがヒストリメモリ１１の領域Ａないし
Ｄに並列状態に同時に書き込まれる。このため、履歴デ
ータを書き込むことができるサイクル数は２５６となる
。
次に第５図図示右端ＩＫ ＭＯＤＥ他号かＩ−ルヘルで
ある場合、即ち前記ヒストリメモリ１１に履歴データを
格納するサイクル数を拡張する場合、第５図図示左端セ
レクタ信号によって指示されたｎＮ歴データＡないしＤ
のいずれか１つの履歴データか。
ある場合、即ち前記ヒストリメモリ１１に履歴データを
格納するサイクル数を拡張する場合、第５図図示左端セ
レクタ信号によって指示されたｎＮ歴データＡないしＤ
のいずれか１つの履歴データか。
第４図図示構成では前記→ノーイクル数を拡張しない場
合の４倍のザイクル数書き込むことが可能となる。例え
ば前記セレクタ信号が“′００°゛である場合には９図
示１７−１に示す選択回路によって第４図図示アドレス
レジスタ１４から出力されたビット０およびビット１か
らなるアドレス信号によって選択信号ＡＩないしＡ４に
順次循環する形でＨレベル信号が出力される。該選択信
号ＡＩないしＡ４を第４図図示上端の同じ記号により示
した位置に供給することにより、履歴データＡ（１６種
）がヒストリメモリ１１の分割−された領域ＡないしＤ
に順次循環する形で書き込まれる。このため、ヒストリ
メモリ１１に書き込むことが可能なサイクル数は４倍、
即ち１０２４となる。
合の４倍のザイクル数書き込むことが可能となる。例え
ば前記セレクタ信号が“′００°゛である場合には９図
示１７−１に示す選択回路によって第４図図示アドレス
レジスタ１４から出力されたビット０およびビット１か
らなるアドレス信号によって選択信号ＡＩないしＡ４に
順次循環する形でＨレベル信号が出力される。該選択信
号ＡＩないしＡ４を第４図図示上端の同じ記号により示
した位置に供給することにより、履歴データＡ（１６種
）がヒストリメモリ１１の分割−された領域ＡないしＤ
に順次循環する形で書き込まれる。このため、ヒストリ
メモリ１１に書き込むことが可能なサイクル数は４倍、
即ち１０２４となる。
同様にセレクタ信号“０１”、“１０”および“１１″
゛にした場合には１選択回路１７−１と同り構成からな
る選択回路１７−２ないし１７−４によって履歴データ
Ｂ、ＣおよびＤが夫々領域ＡないしＤに順次循環する形
で書き込まれる。このように、履歴データＡないしＤを
夫々領域人ないしＤに書き込ませた後 ｇ５ｔ、み出す
ことを行えばヒストリメモリの容量を増大させることな
く７各履歴データＡないしＤは夫々従来に比し４倍のサ
イクル数（１０２４）取得することが可能となる。
゛にした場合には１選択回路１７−１と同り構成からな
る選択回路１７−２ないし１７−４によって履歴データ
Ｂ、ＣおよびＤが夫々領域ＡないしＤに順次循環する形
で書き込まれる。このように、履歴データＡないしＤを
夫々領域人ないしＤに書き込ませた後 ｇ５ｔ、み出す
ことを行えばヒストリメモリの容量を増大させることな
く７各履歴データＡないしＤは夫々従来に比し４倍のサ
イクル数（１０２４）取得することが可能となる。
第６図図示右端のＷＩＩＩＴＥ ＡないしＷＲＩＴＥ
ＤおよびＲＩＥＡＤ ＡないしＲＥＡＤ Ｄ 信号は第
４図図示ヒストリメモリ１工の分割された領域Ａないし
Ｄに前記第５図図示セレクタ信号によって選択された履
歴データ人ないしＤを夫々書き込むための信号および読
み出すための信号である。
ＤおよびＲＩＥＡＤ ＡないしＲＥＡＤ Ｄ 信号は第
４図図示ヒストリメモリ１工の分割された領域Ａないし
Ｄに前記第５図図示セレクタ信号によって選択された履
歴データ人ないしＤを夫々書き込むための信号および読
み出すための信号である。
第６図図示左端のＩＫＭＯＤＥ信号がＩ−レベルである
場合（書き込みサイクル数の拡張を行わない場合）、第
５図図示Ａｌ、Ｂ２．Ｃ３および１〕４がＨレベルとな
り、Ｈ歴データＡ、Ｂ、ＣおよびＤが夫々ヒストリメモ
リ１１の領域Ａ、Ｂ、ＣおよびＤに並列に供給され、書
き込まれる。
場合（書き込みサイクル数の拡張を行わない場合）、第
５図図示Ａｌ、Ｂ２．Ｃ３および１〕４がＨレベルとな
り、Ｈ歴データＡ、Ｂ、ＣおよびＤが夫々ヒストリメモ
リ１１の領域Ａ、Ｂ、ＣおよびＤに並列に供給され、書
き込まれる。
次に第６図図示左端のＩＫ ＭＯＤＥ信号がＨレベルで
ある場合（書き込みサイクル数の拡張を行う場合）、第
４図図示アドレスレジスタ１４から出力されたビット０
およびビット１なるアドレス情幸Ｕに対応してＷＲＩＴ
Ｅ Ａ浦ＲＩＴＥ Ｂ、ＷＲＩＴＥ ＣおよびＷ旧Ｔ−
ＥＤをｉ環する形で１つのＨレベル信号が出力される。
ある場合（書き込みサイクル数の拡張を行う場合）、第
４図図示アドレスレジスタ１４から出力されたビット０
およびビット１なるアドレス情幸Ｕに対応してＷＲＩＴ
Ｅ Ａ浦ＲＩＴＥ Ｂ、ＷＲＩＴＥ ＣおよびＷ旧Ｔ−
ＥＤをｉ環する形で１つのＨレベル信号が出力される。
そして、第４図図示ヒストリメモリ１１内の領域Ａ、Ｂ
、ＣおよびＤに前述したよ・うに履歴データが順次循環
する形で書き込まれる。
、ＣおよびＤに前述したよ・うに履歴データが順次循環
する形で書き込まれる。
また、ヒストリメモリ１１に書き込んだ履歴データをザ
ービスプロセソザ等が読み出す場合、第６図図示ＩＫ
ＭＯＤＥ信号がＬレベルである時には。
ービスプロセソザ等が読み出す場合、第６図図示ＩＫ
ＭＯＤＥ信号がＬレベルである時には。
肝ＡＤ ＡのめがＩ４４レベルなり、第４図図示ヒスト
リメモリ１工の領域ＡないしＩ）から履歴データがリー
ドレジスタ１３を介して並列に順次ワード０ないし２５
５から読み出される。そして読み出された履歴データは
ザービスプロセッサ内に設けられたメモリに第７図（Ａ
）図示左下がりの斜線に示す如き領域に格納される。
リメモリ１工の領域ＡないしＩ）から履歴データがリー
ドレジスタ１３を介して並列に順次ワード０ないし２５
５から読み出される。そして読み出された履歴データは
ザービスプロセッサ内に設けられたメモリに第７図（Ａ
）図示左下がりの斜線に示す如き領域に格納される。
また、第６図図示ＩＫ ＭＯＤＥ信号がＨレベルである
時には、ピッｌ−０およびヒツト１なるアドレスイ言刊
に基づきＲＥＡＤ Ａ、 ＲＥＡＤ Ｂ、 ＲＥＡＤ
ＣおよびＲＥＡＤ Ｉ）なる循環した形でいずれか１つ
のものがＨレベルとなる信号が出力される。ＢｇＨレベ
ルの信号に基づき第４図に示すヒストリメモリ１１の領
域Δ、領域Ｂ、領域Ｃおよび領域りの順番に循環するシ
リアルの形でリードレジスタ１３のビット０ないし１５
から１６ビノト幅の履歴データが順次読み出される。そ
してに’ｈ ｅ’ｊ出された履歴データは第７図（Ａ）
図示右下がりの斜線に示す如き領域に順次格納される。
時には、ピッｌ−０およびヒツト１なるアドレスイ言刊
に基づきＲＥＡＤ Ａ、 ＲＥＡＤ Ｂ、 ＲＥＡＤ
ＣおよびＲＥＡＤ Ｉ）なる循環した形でいずれか１つ
のものがＨレベルとなる信号が出力される。ＢｇＨレベ
ルの信号に基づき第４図に示すヒストリメモリ１１の領
域Δ、領域Ｂ、領域Ｃおよび領域りの順番に循環するシ
リアルの形でリードレジスタ１３のビット０ないし１５
から１６ビノト幅の履歴データが順次読み出される。そ
してに’ｈ ｅ’ｊ出された履歴データは第７図（Ａ）
図示右下がりの斜線に示す如き領域に順次格納される。
第７図（Ａ）縦軸はヒストリメモリ１１を構成する１ワ
ードのビット数に対応するものを示し。
ードのビット数に対応するものを示し。
横軸はヒストリメモリ１１に書き込んで保存することが
できる履歴データのサイクル数を示す。図中世代１２則
代２１世代３・・・・等は従来のヒストリメモリに保存
し得たサイクル数を１世代とした場合との比較のために
示す。また図中右端パ００″、“０１”、”ｔｏ”およ
び“１１”は夫々第５図図示セレクク信号の値を示し、
該セレクタ信号を順次選択することにより、前述した如
（して各ビットについて第４世代までの履歴データを取
得することが可能となる。
できる履歴データのサイクル数を示す。図中世代１２則
代２１世代３・・・・等は従来のヒストリメモリに保存
し得たサイクル数を１世代とした場合との比較のために
示す。また図中右端パ００″、“０１”、”ｔｏ”およ
び“１１”は夫々第５図図示セレクク信号の値を示し、
該セレクタ信号を順次選択することにより、前述した如
（して各ビットについて第４世代までの履歴データを取
得することが可能となる。
第７図（Ｂ）は第７図（Ａ）図示履歴テークを変換テー
ブルを用いて人間の理解し易い形に変換したものを示す
。横軸はサイクル数を示す。縦軸は履歴データを採取し
た信号名等を示し１例えば第１図図示データ処理装置２
内のハードウェアであるＡＮＤ回路等からの出力信号名
を示す。
ブルを用いて人間の理解し易い形に変換したものを示す
。横軸はサイクル数を示す。縦軸は履歴データを採取し
た信号名等を示し１例えば第１図図示データ処理装置２
内のハードウェアであるＡＮＤ回路等からの出力信号名
を示す。
（発明の効果）
以上説明した如く１本発明によれば、データ処理装置等
に用いられるハードウェアの履歴状態を記憶しておくた
めに設置された前記ヒストリメモリ等を所定領域毎にア
クセスできる状態に分割し。
に用いられるハードウェアの履歴状態を記憶しておくた
めに設置された前記ヒストリメモリ等を所定領域毎にア
クセスできる状態に分割し。
必要に応して前記分割した領域に履歴状態を順次記憶さ
せているため、前記ヒストリメモリ等の容量を増加させ
ることなく記憶すべき履歴状態のサイクル数を拡張する
ことができる。
せているため、前記ヒストリメモリ等の容量を増加させ
ることなく記憶すべき履歴状態のサイクル数を拡張する
ことができる。
第１図は状態記録メモリ制御方式が用いられる全体構成
図例、第２図は従来の状態記録メモリ制御方式に用いら
れる構成図例、第３図は第２図図示構成例を用いた結果
例、第４図、第５図および第６図は本発明の１実施例構
成図、第７図は第４図ないし第６図図示本発明の１実施
例によって得られた結果例を示す。 図中、１１はヒストリメモリ、１２はライトレジスタ、
１３はリードレジスタ、１４はアドレスレジスタ、１５
ばインクリメンタ、１６はランチ。 １７−１ないし１７−４は選択回路を表わす。 特許出願人 富士通株式会社 代理人弁理士 森１）寛（外１名） 第 １１２１ 竿 ２ 目 第 ３ 口 （Ａ） （Ｂ） ” （Ｃ） 日 第 ５ 口 凹 第 ６１２１
図例、第２図は従来の状態記録メモリ制御方式に用いら
れる構成図例、第３図は第２図図示構成例を用いた結果
例、第４図、第５図および第６図は本発明の１実施例構
成図、第７図は第４図ないし第６図図示本発明の１実施
例によって得られた結果例を示す。 図中、１１はヒストリメモリ、１２はライトレジスタ、
１３はリードレジスタ、１４はアドレスレジスタ、１５
ばインクリメンタ、１６はランチ。 １７−１ないし１７−４は選択回路を表わす。 特許出願人 富士通株式会社 代理人弁理士 森１）寛（外１名） 第 １１２１ 竿 ２ 目 第 ３ 口 （Ａ） （Ｂ） ” （Ｃ） 日 第 ５ 口 凹 第 ６１２１
Claims (1)
- バー１゛ウエアの動作状態を順次循環する形で書き込め
、必要に応じて書き込まれたデータを読み出して記録す
ることが可能な状態記録メモリ制御方式において、前記
ハードウェアから出力された動作状態に関するデータを
収集するデータ収集部と、複数の領域に分割されかつ該
分割された各領域が独立にアクセスｒＪＪ能な記１ａ装
置と、該分割された複数の領域を並列に形成しかつ循環
する形あるいは分割された複数の領域を直列に形成しか
つ循環する形のいずれによって前記データ収集部により
収集されたデータを順次書き込むかを選択する選択回路
とを備え、必要に応して前記記憶装置への書き込みを停
止させると共に該停止時に前記記憶装置に書き込まれて
いるデータを読み出すことにより前記ハードウェアの履
歴状態を記録することを特徴とする状態記録メモリ制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037712A JPS60181846A (ja) | 1984-02-29 | 1984-02-29 | 状態記録メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037712A JPS60181846A (ja) | 1984-02-29 | 1984-02-29 | 状態記録メモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60181846A true JPS60181846A (ja) | 1985-09-17 |
Family
ID=12505128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59037712A Pending JPS60181846A (ja) | 1984-02-29 | 1984-02-29 | 状態記録メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60181846A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62212848A (ja) * | 1986-03-14 | 1987-09-18 | Mitsubishi Electric Corp | フレキシブルイベントレコ−ダ |
| JPH01304549A (ja) * | 1988-06-01 | 1989-12-08 | Fujitsu Ltd | ヒストリデータ読出方式 |
| US7549808B2 (en) | 2004-02-10 | 2009-06-23 | Panasonic Corporation | Monitor camera |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56127257A (en) * | 1980-03-11 | 1981-10-05 | Nec Corp | State history storage device |
-
1984
- 1984-02-29 JP JP59037712A patent/JPS60181846A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56127257A (en) * | 1980-03-11 | 1981-10-05 | Nec Corp | State history storage device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62212848A (ja) * | 1986-03-14 | 1987-09-18 | Mitsubishi Electric Corp | フレキシブルイベントレコ−ダ |
| JPH056213B2 (ja) * | 1986-03-14 | 1993-01-26 | Mitsubishi Electric Corp | |
| JPH01304549A (ja) * | 1988-06-01 | 1989-12-08 | Fujitsu Ltd | ヒストリデータ読出方式 |
| US7549808B2 (en) | 2004-02-10 | 2009-06-23 | Panasonic Corporation | Monitor camera |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093783A (en) | Microcomputer register bank accessing | |
| JPH011042A (ja) | ハードウェア・シミュレータ及びそのシミュレーション方法 | |
| US6035381A (en) | Memory device including main memory storage and distinct key storage accessed using only a row address | |
| JP3081614B2 (ja) | 部分書込み制御装置 | |
| CA1213676A (en) | Memory access system adapted to accept a memory expansion module | |
| JPS60181846A (ja) | 状態記録メモリ制御方式 | |
| EP0040219A4 (en) | DATA PROCESSOR HAVING COMMON MEANS OF CONTROLLING AND LOADING AND VERIFYING MEMORY. | |
| US6192447B1 (en) | Method and apparatus for resetting a random access memory | |
| JPS621047A (ja) | メモリ回路を有する半導体装置 | |
| JPS6032219B2 (ja) | メモリ拡張制御方式 | |
| JPS5812605B2 (ja) | デ−タ処理装置 | |
| JPH0540698A (ja) | 主記憶ページ管理方式 | |
| JP2583056B2 (ja) | Ｉｃテストシステム | |
| JP2969896B2 (ja) | Ｒａｍのデータ書き込み制御方法 | |
| JP2627370B2 (ja) | 開発支援システム | |
| JP3284949B2 (ja) | 記憶装置へのバストレース格納装置と方法および記録媒体 | |
| JPS59221896A (ja) | メモリ試験結果記憶装置 | |
| JPS6331809B2 (ja) | ||
| JP3039054B2 (ja) | 画像処理装置 | |
| JPH0812753B2 (ja) | ダイナミック型メモリ | |
| SU1481780A1 (ru) | Двухканальное устройство дл сопр жени двух электронно-вычислительных машин | |
| JP2970822B2 (ja) | タイムスロット入替え回路 | |
| JPH055134B2 (ja) | ||
| JPS639271A (ja) | 画像データ記録装置 | |
| JPS6167367A (ja) | 画像制御装置 |