JPH055134B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は情報処理装置に係り、特に複数のLSI
内に設置された複数のレジスタに対して、その内
容の読み出しおよび書き込みを行うのに好適な情
報処理装置に関する。

〔発明の背景〕

第４図，第５図に従来技術によるレジスタ読み
出し／書き込み論理を示す。第４図は、レジスタ
読み出し／書き込み論理の概念図、第５図はレジ
スタ読み出し／書き込み論理のブロツク図であ
る。従来、CPU内のレジスタ読み出し／書き込
みは第４図に示す様にサービスプロセツサSVP
１又は、中央処理装置CPU３からデータパス５，
６を介しデータパス４を経由してCPUに付随し
て設けられたレジスタ読み出し／書き込み制御部
２に対してレジスタ読み出し／書き込み動作の起
動およびレジスタ読み出し／書き込みデータ転送
が行われる。レジスタ読み出し／書き込み制御部
２はSVP１またはCPU３からのレジスタ読み出
し／書き込み動作の起動によりデータパス４，
５，６を使用してCPU３に対してレジスタ読み
出し／書き込みの制御およびレジスタ読み出し／
書き込みデータの転送を行う。第５図でさらに詳
しくレジスタ読み出し／書き込み処理を説明す
る。レジスタ読み出し／書き込み制御部２内には
レジスタ読み出し／書き込み処理を行うのに必要
な情報であるレジスタアドレスを保持するアドレ
スレジスタ２０，レジスタ読み出しデータ，レジ
スタ書き込みデータを保持する書き込みデータレ
ジスタ２１，読み出しデータレジスタ２２を持
つ。アドレスレジスタ２０には読み出しまたは書
き込み動作を行う対象となるレジスタのアドレス
が保持され、書き込みデータレジスタ２１にはレ
ジスタへの書き込み動作を行うのに必要な書き込
みデータ１バイトが保持され、読み出しデータレ
ジスタ２２には読み出し動作終了後対象レジスタ
からの読み出しデータ１バイトが保持される。レ
ジスタアドレス構成は上位アドレス，下位アドレ
スに分けられ、上位アドレスは情報処理装置内の
レジスタを１バイト単位で集められたフリツプフ
ロツプ群を指定し、下位アドレスはそのフリツプ
フロツプ群１バイト内のビツトを指定する。上記
アドレスレジスタ２０へのアドレスセツト，書き
込みデータレジスタ２１への書き込みデータセツ
トはSVP１またはCPU３からデータバス５また
は６からデータバス４を経由して行われ、SVP
１またはCPU３は上記データのセツトを行うと
ともにレジスタ読み出し／書き込み制御部２に対
してレジスタ読み出し／書き込み動作を起動し、
レジスタ読み出し終了時には読み出しデータレジ
スタ２２より読み出しデータをデータバス４を経
由してデータバス５または６を介して読み出す。
レジスタ読み出し／書き込み制御部２はSVP１
またはCPU３からの動作起動によつてデータ１
バイト（８ビツトのデータビツトと１ビツトのパ
リテイビツト）単位で読み出し及び書き込み動作
を行う。レジスタ書き込み動作が起動された場合
はアドレスレジスタ２０の内容のうち上位アドレ
スがデータバス７及び３２を通して上位アドレス
デコーダ３０１に供給され、論理的意味に対応づ
けて集められたフリツプフロツプ群３０６または
３０７を指定するレジスタワード選択信号３７ま
たは３８を発生させる事により下位アドレスデコ
ーダ３０２又は３０３を有効化する。なおフリツ
プフロツプ群は、１バイト単位で集められてい
る。下位アドレスデコーダ３０２又は３０３には
データバス３６を通して下位アドレスが供給さ
れ、上位アドレスで指定されたフリツプフロツプ
群３０６または３０７内のビツト単位にフリツプ
フロツプを指定するビツト選択信号３９−０又は
３９−１又は３９−７又は３９−８を発生させ、
そのビツト選択信号３９−０または３９−１また
は３９−７または３９−８と書き込みデータ線３
４を通して下位アドレスカウンタ２３の値によつ
て書き込みデータレジスタ２１より選択された書
き込みデータと更にデータ書き込み指示信号３３
を通つて書き込み指示フリツプフロツプ２４より
送られてくる書き込み指示信号とのANDをとり、
AND条件が成立した目的フリツプフロツプ１ビ
ツトにデータを書き込む。上記レジスタ書き込み
動作を下位アドレスを０から８迄順次変化させ９
回くり返す事により、上位アドレスで指定された
１バイトのフリツプフロツプ群内の８ビツトのデ
ータビツトと１ビツトのパリテイビツトに書き込
みデータレジスタ２１内の書き込みデータを書き
込む。下位アドレスの変化は、レジスタ読み出
し／書き込み機構２内にアドレスレジスタ２内の
下位アドレス部分とは別に設けられたレジスタ読
み出し／書き込み機構２によりカウントアツプ制
御がされる下位アドレスカウンタ２３内のデータ
を下位アドレスとしてCPU３に送出し、レジス
タ読み出し／書き込み制御機構２がアドレスレジ
スタ２０内の下位アドレス値とは無関係に下位ア
ドレスカウンタ２３を０から８迄変化させる事に
より実現している。レジスタ読み出し動作が起動
された場合、レジスタ書き込み動作と同様にして
レジスタワード選択信号３７または３８を発生さ
せビツトセレクタ３０４または３０５を有効化
し、同時に下位アドレスをデータパス３６を介し
てビツトセレクタ３０４または３０５に供給する
事によつて上位アドレスで指定されたフリツプフ
ロツプ群３０６または３０７内の下位アドレスで
指定したフリツプフロツプ１ビツトの値をビツト
セレクタ３０４または３０５および読み出しデー
タ線３５，データパス７を通つてレジスタ読み出
し／書き込み機構２に送られる。レジスタ読み出
し／書き込み機構２では１ビツトの読み出しデー
タを下位アドレスカウンタ２６の値で指定された
読み出しデータレジスタ２２内のビツト位置へセ
ツトする。上記読み出し動作を書き込み動作と同
様にして下位アドレスを０から８迄変化させ１バ
イト分（８ビツトのデータと１ビツトのパリテ
イ）を読み出しデータレジスタ２２に読み出し、
読み出した読み出しデータレジスタ２２内の１バ
イトのデータをSVP１またはCPU３へデータパ
ス４，５，６を介して送出する。以上の動作を行
う事によつて任意の１バイトに対してレジスタ読
み出し／書き込みを行う。情報処理装置は通常論
理の他に上記にて説明したレジスタ読み出し／書
き込み専用論理を持つ。

ところで、現在及び将来の情報処理装置の実装
技術はますます高密度実装化が進み、論理規模も
増大の方向へ進む事が予想される。すなわちフリ
ツプフロツプ数も増大しレジスタ読み出し／書き
込みに必要なアドレスデコーダ，ピツトセレクタ
などのレジスタ読み出し／書き込み専用論理も増
大する。また情報処理装置内のLSI化率も上昇す
る事が予想される。従来上位アドレスによつて指
定されるフリツプフロツプ群は論理的に関連のあ
るものが集められ上位アドレス付けされる為、第
５図内のフリツプフロツプ群３０７がLSI３０，
３１にまたがつている様にフリツプフロツプ群が
LSI間をまたいで上位アドレス付けされる事が多
い。すると、先に述べた様に情報処理装置の高密
度実装，高LSI化が進みフリツプフロツプ数が増
え論理対応の上位アドレス付けをするとフリツプ
フロツプ群のLSI間またぎが多くなりレジスタ読
み出し／書き込み専用論理が複雑多様化し、又、
レジスタ読み出し／書き込み専用論理で使用する
LSIピン数も第５図のLSI３０，３１の間をレジ
スタワード選択信号３８やビツトセレクタ３１０
の出力線３１１が渡つている様にレジスタ読み出
し／書き込み専用論理のLSI間での信号交換をす
る事によつて多くなる。このため、通常論理で使
用可能となるLSIピン数を圧迫し、LSIの高集積
化によつて減少するLSIピン数／論理規模比を更
に減少させる事になり、レジスタ読み出し／書き
込み専用論理の複雑・多様化とあいまつて通常論
理を圧迫するという問題が生じる。

尚、上記レジスタ読み出し／書き込み処理の公
知例として、特公昭58−53774号がある。

〔発明の目的〕

本発明の目的はこの様な問題を解決するため、
情報処理装置の大規模・高密度実装化を実現しつ
つレジスタ読み出し／書き込み専用論理の均一簡
易化を実現し通常論理に対する実装的圧迫を軽減
し、且つSVP又はCPUからのレジスタ読み出し
及び書き込み動作を容易に行う事が可能な情報処
理装置を提供する事にある。

〔発明の概要〕

本発明においては、従来技術例で示したような
上位レジスタアドレスによつて指定されるフリツ
プフロツプ群を論理対応づけて集める事はやめ、
物理的配置に対応づけてフリツプフロツプ群を形
成し上位レジスタアドレス付けをする事によつて
フリツプフロツプ群がLSIを渡る事を無くし、レ
ジスタ読み出し／書き込み専用論理の均一簡易化
を図ろうとする情報処理装置において、SVPか
ら指定されるレジスタアドレスに対応する物理レ
ジスタアドレスを記憶する第１の記憶手段と、レ
ジスタアドレスが複数のLSIの内の単一のLSI内
に設置された複数のレジスタを指定するアドレス
か、あるいは、複数のLSIに夫々分散して設置さ
れた複数のレジスタを指定するアドレスかを示す
識別ビツトを記憶する第２の記憶手段と、SVP
からのレジスタアドレスに基づいて第２の記憶手
段をアクセスし、対応する識別ビツトを読み出す
第１の読み出し機構と、SVPからのレジスタア
ドレスに基づいて第１の記憶手段をアクセスし、
対応する前記物理レジスタアドレスを読み出す第
２の読み出し機構と、第１の読出し機構からの識
別ビツトに基づいて、SVPからのレジスタアド
レスに対応するLSI内の複数のレジスタに対する
１つの、または、各LSIに存在するレジスタに対
する複数の物理レジスタアドレスを第２の読み出
し機構からCPUへ転送する手段とを有するもの
である。

〔発明の実施例〕

以下、本発明の一実施例を第１図及び第２図に
より説明する。第１図は概略図、第２図は詳細ブ
ロツク図である。第１図，第２図において１，３
〜７は従来技術例と同様である。２′はレジスタ
読み出し／書き込み制御部、８はSVP１及びレ
ジスタ読み出し／書き込み制御部２′から参照可
能なローカルメモリ、１０はSVP１からのロー
カルメモリ８内のデータの読み出し／書き込みパ
ス、９はレジスタ読み出し／書き込み制御部２か
らのローカルメモリ８内データ読み出し／書き込
みパス、２６はレジスタ読み出し／書き込み制御
部２′内に設けられたローカルメモリ読み出し機
構、２５はレジスタ読み出し／書き込み制御部
２′内に設けられたレジスタアドレス変換機構を
示す。

第１図に示す様に本実施例によれば、ローカル
メモリ８はSVP１及びレジスタ読み出し／書き
込み制御部２′内のローカルメモリ読み出し機構
２６よりデータの読み出しをする事ができ、又ロ
ーカルメモリ読み出し機構２６によりローカルメ
モリ８から読み出されたデータをレジスタアドレ
ス変換機構２５に送出する事により、レジスタア
ドレス変換機構２５ではローカルメモリ８から読
み出されたデータをレジスタアドレス変換処理に
使用する事ができる。本実施例では、情報処理装
置内の全レジスタに対し、レジスタの持つ論理的
意味に対応した仮想レジスタアドレスと、その仮
想レジスタアドレスのビツト単位またはバイト単
位に対応した物理レジスタアドレスとのレジスタ
アドレス変換テーブルをローカルメモリ８内に格
納しておく。SVP１またはCPU３からレジスタ
の読み出し／書き込みが仮想レジスタアドレスを
使用して起動された場合、レジスタ読み出し／書
き込み制御部２′は仮想レジスタアドレスの各ビ
ツトまたはバイトに対応する物理レジスタアドレ
スをローカルメモリ読み出し機構２６を使つてロ
ーカルメモリ８内のレジスタアドレス変換テーブ
ルより読み出す事により得る事ができる。こうし
て得た物理レジスタアドレスをレジスタ読み出
し／書き込み制御部２′内のレジスタアドレス変
換機構２５に送出する事により物理的に分散され
たレジスタの読み出しとその読み出しデータの仮
想レジスタアドレス対応への編集及びレジスタの
書き込み処理を行う事ができる。

次に第２図にてレジスタアドレス変換をした場
合のレジスタ読み出し／書き込み処理方法を説明
する。本実施例では前述のレジスタアドレス変換
機２５とローカルメモリ読み出し機構２６の他に
仮想アドレスレジスタ２７，仮想アドレス対応書
き込みデータレジスタ２８，仮想アドレス対応読
み出しデータレジスタ２９をレジスタ読み出し／
書き込み制御部２′内に持つ。レジスタ書き込み
動作を行う場合、SVP１またはCPU３はデータ
パス５または６および４を介して仮想レジスタア
ドレスを仮想アドレスレジスタ２７に、仮想レジ
スタアドレスに対応した書き込みデータを仮想ア
ドレス対応書き込みデータレジスタにセツトし、
レジスタ読み出し／書き込み制御部２′に対して
レジスタ書き込み動作起動をかける。レジスタ書
き込み動作起動をかけられたレジスタ読み出し／
書き込み制御部２′では、仮想アドレスレジスタ
２０より仮想アレジスタアドレスを読み出しレジ
スタアドレス変換機構２５に送られる。レジスタ
アドレス変換機構２５は仮想レジスタアドレスを
使用しローカルメモリ８内のレジスタアドレス変
換テーブルをローカルメモリ読み出し機構２６お
よびデータパス９を介して検索し、仮想レジスタ
アドレスに対応した物理レジスタアドレスをレジ
スタアドレス変換テーブルから読み出し、アドレ
スレジスタ２０にセツトする。尚、本実施例では
ローカルメモリ８内のレジスタアドレス変換テー
ブルは仮想レジスタアドレスのビツト毎に物理レ
ジスタアドレスを検索する事ができしかも物理レ
ジスタアドレスは仮想レジスタアドレス順にソー
トされており、レジスタアドレス変換テーブルの
検索は仮想レジスタアドレスを用いて容易に行え
る様になつている。

次にアドレスレジスタ２０にセツトされている
物理レジスタアドレスを使用してまずその上位ア
ドレスで指定されるフリツプフロツプ群１バイト
を従来例で述べたレジスタ読み出し動作と同様に
してレジスタ読み出しを行い読み出し線３５を通
つてレジスタ読み出し／書き込み制御部２′へ送
られてくるデータ１バイトを読み出しデータレジ
スタ２２にセツトする。次に仮想レジスタアドレ
スに対応する１ビツトの書き込みデータを仮想ア
ドレス対応書き込みデータレジスタ２８から仮想
アドレスレジスタ２７内の仮想レジスタアドレス
の下位アドレスにより選択し、読み出しデータレ
ジスタ２２内の先ほど読み出した物理レジスタア
ドレスの上位アドレスで指定した１バイトのデー
タのアドレスレジスタ２０内の物理レジスタアド
レスの下位アドレスにより指定されるビツト位置
にレジスタアドレス変換機構２５内でマージし、
マージ後の１バイトのデータを書き込みデータレ
ジスタ２１にセツトし、アドレスレジスタ２０内
の物理レジスタアドレスを書き込みアドレスに、
書き込みデータレジスタ２１内のデータ１バイト
を書き込みデータとして従来技術で示した書き込
み動作と同様の方法にて目的フリツプフロツプ群
１バイトへデータの書き込みを行う事により、仮
想レジスタアドレスで指定された１ビツトのデー
タの書き込みを行う。

１バイト単位でレジスタ書き込み動作を行う場
合は、仮想レジスタアドレスの下位アドレスをレ
ジスタ読み出し／書き込み機構２′により０〜８
に変化させ、上記１ビツト単位のレジスタ書き込
み動作を９回（データビツト８回，パリテイビツ
ト１回）行う事により実現する。またレジスタ読
み出し動作起動がレジスタ読み出し／書き込み制
御部２にかけられた場合、レジスタ読み出し／書
き込み制御部２はレジスタ書き込みと同様にして
ローカルメモリ８内のレジスタアドレス変換テー
ブルとローカルメモリ読み出し機構２６を使用し
て仮想レジスタアドレスを使用して物理レジスタ
アドレスを求めアドレスレジスタ２０へセツトす
る。以下従来例と同様にしてアドレスレジスタ２
０内の物理レジスタアドレスの上位アドレスで指
定されるフリツプフロツプ群１バイトのデータを
読み出しデータレジスタ２２にセツトする。読み
出しデータレジスタ２２内の１バイトのデータの
うちアドレスレジスタ２０内の物理レジスタアド
レスの下位アドレスで指定される１ビツトを読み
出し、仮想アドレス対応読み出しデータレジスタ
２９の仮想アドレスレジスタ２７内の仮想レジス
タアドレスの下位アドレスで指定されるビツト位
置へセツトし、仮想レジスタアドレスで指定され
る１ビツトのデータの読み出し動作は終了する。
上記読み出し動作も１ビツト単位、または１バイ
ト単位で行う事ができ、１バイト単位の読み出し
動作は、書き込み動作と同様にして８回読み出し
動作を行う。レジスタ読み出し／書き込み制御部
２は仮想アドレス対応読み出しデータレジスタ２
９内データをSVP１またはCPU３へデータバス
５，６，４を介して転送し読み出し処理を終え
る。以上説明した様に仮想レジスタアドレスと物
理レジスタアドレスの変換を行つた場合のレジス
タ読み出し／書き込みを行う。ただし、このとき
CPU３内のレジスタ読み出し／書き込み専用論
理は、レジスタを直接読み出したり書き込んだり
するのに使用するレジスタアドレスがレジスタの
物理的配列に対応して作られた物理レジスタアド
レスであり、上位アドレスで指定されるフリツプ
フロツプ群がLSI内でまとめられているため、フ
リツプフロツプ群がLSI間をまたがつているとき
にくらべ論理量も少なく、しかもLSI間で同一の
論理となつており、論理も単純化・均一化し通常
論理に対する実装的圧迫を減少させる事ができる
様になつている。

次に、第３図にて本実施例におけるレジスタア
ドレス変換方法について説明する。

第３図はレジスタアドレス変換機構２５および
ローカルメモリ８のみ抜き出して描かれており、
第１，２図に描かれているその他の部分は省略し
てある。本実施例ではローカルメモリ８内にレジ
スタアドレス変換テーブルとしてデイレクトリテ
ーブル８０，データアドレステーブル８１，パリ
テイアドレステーブル８２の３種類を持つ。デイ
レクトリテーブル８０の要素内データ構成はデー
タアドレステーブル８１およびパリテイアドレス
テーブル８２のローカルメモリ８内での先頭アド
レスが格納されている。データアドレステーブル
８１の要素内データ構成はバイト処理識別ビツト
（Ｔビツト）を１ビツト持ち、要素内の残りの部
分には本要素を指定した仮想レジスタアドレスの
ビツト毎に対応した物理レジスタアドレスを格納
してあり、パリテイアドレステーブル８２の要素
内データ構成はデータアドレステーブル８１の要
素と同一の構成である。又、レジスタアドレス変
換テーブル２５内には加算器２５０，シフタ２５
１，２５２カウンタ２５３を持つ。ここで本実施
例におけるＴビツトの働きについて説明する。Ｔ
ビツトとは、対応する仮想レジスタアドレスと物
理レジスタアドレスとの間で、２つのアドレスの
それぞれの上位アドレスが指定するフリツプフロ
ツプ群が同一なものであるかどうかを示す情報ビ
ツトである。すなわちＴビツトが０のときは、仮
想レジスタアドレスの上位アドレスで指定される
フリツプフロツプ群内のフリツプフロツプが数組
の物理レジスタアドレスで分けられたフリツプフ
ロツプ群に散在する事を示しており、Ｔビツトが
１のときは、仮想レジスタアドレスの上位アドレ
スで指定するフリツプフロツプ群内のフリツプフ
ロツプが物理レジスタアドレスでみても同一フリ
ツプフロツプ群として存在している事を示す。つ
まり、Ｔビツトが０のときには、仮想レジスタア
ドレスの上位アドレスで指定する１バイトのフリ
ツプフロツプ群内のフリツプフロツプにつけられ
た物理レジスタアドレスの上位アドレスが１ビツ
トずつ異なる事を意味し、Ｔビツトが１のときに
は、上記フリツプフロツプ群内のフリツプフロツ
プにつけられた物理アドレスの上位アドレスが互
いのフリツプフロツプ間で全て等しい事を意味す
る。なお変換テーブルの構成は上記実施例以外に
様々な構成が考えられる。いま、レジスタ読み出
しまたは書き込み動作起動がかけられた場合、レ
ジスタアドレス変換機構２５は、まず仮想アドレ
スレジスタ２０から仮想レジスタアドレス読み出
す。レジスタアドレス変換機構２５では仮想レジ
スタアドレスの上位アドレスを固定部と変換部と
に分け、まず固定部をシフタ２５１にてデイレク
トリテーブル８０内のデータのデータ巾に応じて
何ビツトか左へシフトし、シフト後の固定部をデ
イレクトリテーブル８０のローカルメモリ８内で
のアドレスとしてデイレクトリテーブル８０を検
索し、仮想レジスタアドレスの下位アドレスが上
位アドレスで指定するフリツプフロツプ群のデー
タ部を指定していればデータアドレステーブル先
頭アドレス値を仮想レジスタアドレスの下位アド
レスが上位アドレスで指定するフリツプフロツプ
群のパリテイ部を指定していればパリテイアドレ
ステーブル先頭アドレス値を選びデイレクトリテ
ーブル８０より読み出す。次に仮想レジスタアド
レスの固定部以外すなわち上位アドレス変換部と
下位アドレスとをデータアドレステーブル８１ま
たはパリテイアドレステーブル８２内データのデ
ータ巾に応じてシフト２５２で左へ何ビツトかシ
フトし、そのシフト後の値と、デイレクトリテー
ブル８０より読み出されたデータアドレステーブ
ル先頭アドレス値またはパリテイアドレステーブ
ル先頭アドレス値とを加算器２５０で加算し、そ
の加算結果をデータアドレステーブル８１または
パリテイアドレステーブル８２のローカルメモリ
内でのアドレスとして、デイレクトリテーブル８
０より読み出した先頭アドレス値がデータアドレ
ステーブル先頭アドレス値であればデータアドレ
ステーブル８１をデイレクトリテーブル８０より
読み出した先頭アドレス値がパリテイアドレステ
ーブル先頭アドレス値であればパリテイアドレス
テーブル８２を検索し、データアドレステーブル
８１またはパリテイアドレステーブル８２を検索
するのに使用した仮想レジスタアドレスの上位ア
ドレス変換部と下位アドレスに対応した物理上位
アドレス変換部と物理下位アドレスをデータアド
レステーブル８１またはパリテイアドレステーブ
ル８２より読み出す。最後に、レジスタアドレス
変換機構２５では仮想レジスタアドレスの上位ア
ドレス固定部とデータアドレステーブル８１また
はパリテイアドレステーブル８２から読み出した
物理上位アドレス変換部と物理下位アドレスとを
マージして物理レジスタアドレスとしてアドレス
レジスタ２０へセツトする。以上が仮想レジスタ
アドレス１ビツト分に対するレジスタアドレス変
換処理である。

１バイト単位のレジスタ読み出し／書き込み動
作を行う場合は、仮想アドレスレジスタ２７から
送られてくる仮想上位アドレスに対して、アドレ
ス変換機構２５内にあるカウンタ２５３で仮想下
位アドレスを（０〜８迄）作り上位アドレスとマ
ージし、マージ後のアドレスを仮想アドレスとし
てアドレス変換処理を行う。この際、カウンタ２
５３で作られた仮想下位アドレスが０のときにデ
ータアドレステーブル８１を検索して得た物理ア
ドレスに付随しているＴビツトの値により以降の
処理が次の様に制御される。Ｔビツトが０の場
合、信号線２５６を通つてカウンタ２５３にＴビ
ツトの値が送られカウンタの更新を行う。（以降
物理アドレスが読み出される度に更新される）同
時にその時得た物理アドレスをアドレスレジスタ
２０へ送り、仮想下位アドレス０に対する前述の
１ビツト分のレジスタ読み出し又は書き込み動作
が行われる。次に、前回の物理アドレス検索時の
カウンタ２５３の更新により１となつた仮想下位
アドレスにより、アドレス変換処理を行い物理ア
ドレスを得、同時にカウンタ２５３を更新し、物
理アドレスをアドレスレジスタ２０へ送出し仮想
下位アドレス１に対するレジスタ読み出し又は書
き込み動作が行われる。以降同様にして仮想下位
アドレスの２から８迄の変化の度にアドレス変換
処理及びレジスタ読み出し／書き込み動作が行わ
れ、前述の１ビツトのレジスタアドレス変換処理
が１バイトのレジスタ読み出し又は書き込み動作
に対して計８回行われる。

Ｔビツトが１の場合、信号線２５６を通つてカ
ウンタ２５３にＴビツトの値が送られカウンタの
更新は抑止される。そして、そのとき得た物理ア
ドレスをアドレスレジスタ２０に送り、以後アド
レスレジスタ２０内のアドレスにより、従来例と
同様の動作で１バイト分のレジスタ読み出し又は
書き込み処理を行う。つまり、Ｔビツトが１の場
合は１バイトのレジスタ読み出し又は書き込み動
作に対して１度のアドレス変換処理が行わるだけ
である。以上述べた様にレジスタアドレス変換処
理を行うが、ローカルメモリ内のテーブル形式は
本実施例は仮想レジスタアドレスのビツト対応に
作られているが他にも仮想レジスタアドレスのバ
イト対応などのレジスタアドレス変換テーブル形
式が考えられる。又、テーブル内のデータ形式も
アドレスを示すだけでなく、本実施例におけるＴ
ビツトの様にレジスタアドレス変換処理に必要な
情報を入れておく事もできる。又、シフタ２５
１，２５２のシフト値は、テーブルのデータ容量
又はテーブル要素のデータ巾などにより決められ
るものであり、テーブルの構成により様々な値が
考えられ、又シフト値は固定値でも可変値でもよ
い。レジスタアドレス変換機構２５内の論理構成
もレジスタアドレス変換処理方法により様々な構
成をとり得る。

〔発明の効果〕

以上説明したように、本発明によれば、情報処
理装置内のレジスタ読み出し／書き込み専用論理
を均一簡易化し通常論理への圧迫を軽減する事が
できるので、レジスタ読み出し／書き込み専用論
理の論理品質向上に効果があり、更に、意味のあ
るまとまつたデータが１つのLSI内のレジスタに
全て含まれるのか、複数のLSI内のレジスタに
夫々分散して含まれるのかによつて、レジスタア
ドレスに対応する１つまたは複数の物理レジスタ
アドレスを求める為、効率の良いアドレス変換が
行え、情報処理装置の作業能率を向上できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は
第１図を詳細に示すブロツク図、第３図はレジス
タアドレス変換テーブルおよびレジスタアドレス
変換機構を示す図、第４図は従来例を示す図、第
５図は第４図の従来例を詳細に示すブロツク図で
ある。 １……サービスプロセツサ、２′……レジスタ
読み出し書き込み制御部、３……中央処理装置、
８……ローカルメモリ、９……データバス、２０
……アドレスレジスタ、２１……書き込みデータ
レジスタ、２２……読み出しデータレジスタ、２
３……下位アドレスカウンタ、２４……書き込み
指示フリツプフロツプ、２６……ローカルメモリ
読み出し／書き込み機構、２４……書き込み指示
信号発生フリツプフロツプ、２５……レジスタア
ドレス変換機構、２７……仮想アドレスレジス
タ、２８……仮想アドレス対応書き込みレジス
タ、２９……仮想アドレス対応読み出しレジス
タ、３０，３１……LSI、３２……レジスタアド
レスデータパス、３３……書き込み指示信号線、
３４……書き込みデータ線、３５……読み出しデ
ータ線、３６……下位アドレスデータバス、３
７，３８，３９……レジスタワード選択信号、３
９−０，１，７，８……ビツト選択信号、３０１
……上位アドレスデコーダ、３０２，３０３……
下位アドレスデコーダ、３０４，３０５……デー
タセレクタ、３０６，３０７……フリツプフロツ
プ群、８０……デイレクトリテーブル、８１……
データアドレステーブル、８２……パリテイアド
レステーブル、２５０……加算器、２５１，２５
２……シフタ。

Claims (1)

1. 【特許請求の範囲】 １ 複数のLSIにより構成される中央処理装置
   （CPU）と、サービスプロセツサ（SVP）と、前
   記SVPからの要求により、前記複数のLSI内に設
   置された複数のレジスタに割り当てられた物理レ
   ジスタアドレスを指定し、その内容の読み出しお
   よび書き込みを行うレジスタ読み出し／書き込み
   制御部とを有する情報処理装置において、 前記SVPから指定されるレジスタアドレスに
   対応する前記物理レジスタアドレスを記憶する第
   １の記憶手段と、前記レジスタアドレスが前記複
   数のLSIの内の単一のLSI内に設置された複数の
   レジスタを指定するアドレスか、あるいは、前記
   複数のLSIに夫々分散して設置された複数のレジ
   スタを指定するアドレスかを示す識別ビツトを記
   憶する第２の記憶手段と、 前記SVPからの前記レジスタアドレスに基づ
   いて前記第２の記憶手段をアクセスし、対応する
   前記識別ビツトを読み出す第１の読み出し機構
   と、前記SVPからの前記レジスタアドレスに基
   づいて前記第１の記憶手段をアクセスし、対応す
   る前記物理レジスタアドレスを読み出す第２の読
   み出し機構と、 前記第１の読み出し機構からの前記識別ビツト
   に基づいて、前記SVPからの前記レジスタアド
   レスに対応するLSI内の複数のレジスタに対する
   １つの、または、各LSIに存在するレジスタに対
   する複数の前記物理レジスタアドレスを前記第２
   の読み出し機構から前記CPUへ転送する手段と
   を有することを特徴とする情報処理装置。