JPS60178485A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS60178485A JPS60178485A JP59034411A JP3441184A JPS60178485A JP S60178485 A JPS60178485 A JP S60178485A JP 59034411 A JP59034411 A JP 59034411A JP 3441184 A JP3441184 A JP 3441184A JP S60178485 A JPS60178485 A JP S60178485A
- Authority
- JP
- Japan
- Prior art keywords
- display
- window
- display device
- display screen
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は表示装置に関し、特にウィンドウ設定機能を有
する表示装置に関するものである。
する表示装置に関するものである。
［従来技術］
従来、表示装置側において、物理的表示画面とｌ対ｌで
対応しない仮想表示画面（論理表示画面）を表示するこ
とかできず、このため物理的表示画面の物理ウィンドウ
とは別の仮想ウィンドウもまた設定できなかった。もち
ろん物理ウィンドウ以上の任意の大きさで仮想ウィンド
ウを設定することはできず、ホスト側等のプログラム（
ンフトウエア）の負荷として物理的なサイズ内において
のみ可能なものとしていた。
対応しない仮想表示画面（論理表示画面）を表示するこ
とかできず、このため物理的表示画面の物理ウィンドウ
とは別の仮想ウィンドウもまた設定できなかった。もち
ろん物理ウィンドウ以上の任意の大きさで仮想ウィンド
ウを設定することはできず、ホスト側等のプログラム（
ンフトウエア）の負荷として物理的なサイズ内において
のみ可能なものとしていた。
このため大きな不便があったほかプログラム（ソフトウ
ェア）の多大な負荷が避けられなかつた。
ェア）の多大な負荷が避けられなかつた。
［目的］
本発明は上述の従来技術の欠点に鑑みなされたものでそ
の目的とする所は、表示装置の表示指定領域を指定する
のみで送られてくる表示情報の表示台ｊＪ￥に全く影響
されず、自動的に指定されて表示指定領域にのみ表示さ
せることのできる表示装置を提供することにある。
の目的とする所は、表示装置の表示指定領域を指定する
のみで送られてくる表示情報の表示台ｊＪ￥に全く影響
されず、自動的に指定されて表示指定領域にのみ表示さ
せることのできる表示装置を提供することにある。
［実施例］
以下、図面を参照しながら、本発明の一実施例について
説明する。
説明する。
第１図（Ａ）、（Ｂ）は本実施例の表示装置の表示概要
図である。図においてＡはＣＲＴディスプレイ装置の物
理的表示画面、Ｂは仮想表示画面である。第１図（Ａ）
は物理的表示画面Ａの仮想表示画面の表示領域（斜線部
）と仮想表示画面Ｂとが一致した場合の例、第１図（Ｂ
）は仮想表示画面の方が大きい場合を示している。
図である。図においてＡはＣＲＴディスプレイ装置の物
理的表示画面、Ｂは仮想表示画面である。第１図（Ａ）
は物理的表示画面Ａの仮想表示画面の表示領域（斜線部
）と仮想表示画面Ｂとが一致した場合の例、第１図（Ｂ
）は仮想表示画面の方が大きい場合を示している。
第２図は本実施例の表示装置のブロック回路図である。
図においてｌはＣＰＵ（中央処理装置）、２はＲＯＭ
（読出し専用メモリ）、３はＣＰＵよりの制御命令によ
って他の各回路を制御するコントローラ、４は各レジス
タに対しての演算処理を行う演算回路、５は外部から送
られてくる各種データを受け取るためのインターフェー
ス部、６はラインの相対表示位置を記憶するラインアド
レスレジスタ（ＬＡ）、７はカラムの相対表示位置を記
憶するカラムアドレスレジスタ（ＣＡ） 、８はウィン
ドウの開始ラインの物理表示位置を記憶するウィンドウ
開始ラインアドレスレジスタ（ＷＳＬ）、９はウィンド
ウの終了ラインの物理表示位置を記憶するウィンドウ終
了ラインアドレスレジスタ（ＷＥＬ）、１０はウィンド
ウの開始カラムの物理表示位置を記憶するウィンドウ８
Ｈ始カラムアドレスレジスタ（ＷＳＣ）、ｌ ｌはウィ
ンドウの終了カラムの物理表示位置を記憶するウィンド
ウ終了カラムアドレスレジスタ（ＷＥＣ）、１２はＣＲ
Ｔティスプレィ装置１６の物理アト゛レスを記憶するア
ドレスレジスタ（ＡＲ）、ｌ ３（よ表示用メモリに書
込むべきデータを記憶するデータレジスタ（ＤＲ）、１
４はアドレスレジスタとデ−タレジスタによって表示用
メモ１月こ書込む処理を行う書込み回路、１５は表示用
メモＩＪ、１６ ｔ−Ｉ ＣＲＴディスプレイ装置、１
７はウィンド゛つの物理画面外のアドレスを示す相対的
なり〕向と長さのベクトル値を記憶するベクトルレジス
タ（ＢＲ）である。
（読出し専用メモリ）、３はＣＰＵよりの制御命令によ
って他の各回路を制御するコントローラ、４は各レジス
タに対しての演算処理を行う演算回路、５は外部から送
られてくる各種データを受け取るためのインターフェー
ス部、６はラインの相対表示位置を記憶するラインアド
レスレジスタ（ＬＡ）、７はカラムの相対表示位置を記
憶するカラムアドレスレジスタ（ＣＡ） 、８はウィン
ドウの開始ラインの物理表示位置を記憶するウィンドウ
開始ラインアドレスレジスタ（ＷＳＬ）、９はウィンド
ウの終了ラインの物理表示位置を記憶するウィンドウ終
了ラインアドレスレジスタ（ＷＥＬ）、１０はウィンド
ウの開始カラムの物理表示位置を記憶するウィンドウ８
Ｈ始カラムアドレスレジスタ（ＷＳＣ）、ｌ ｌはウィ
ンドウの終了カラムの物理表示位置を記憶するウィンド
ウ終了カラムアドレスレジスタ（ＷＥＣ）、１２はＣＲ
Ｔティスプレィ装置１６の物理アト゛レスを記憶するア
ドレスレジスタ（ＡＲ）、ｌ ３（よ表示用メモリに書
込むべきデータを記憶するデータレジスタ（ＤＲ）、１
４はアドレスレジスタとデ−タレジスタによって表示用
メモ１月こ書込む処理を行う書込み回路、１５は表示用
メモＩＪ、１６ ｔ−Ｉ ＣＲＴディスプレイ装置、１
７はウィンド゛つの物理画面外のアドレスを示す相対的
なり〕向と長さのベクトル値を記憶するベクトルレジス
タ（ＢＲ）である。
以上の構成より成る本実施例の動作を第３図、第４図の
フローチャートを参照して以下に説明する。
フローチャートを参照して以下に説明する。
第３図は本実施例の表示装置の初期化の動作フローチャ
ートである。ホスト側よりインターフェース部５を介し
て各レジスタ８〜１１に初期値、即ち第１図に示す表示
画面Ａ中のウィンドウの位置がセットされていなければ
ならない。まずステップａ１においてＷＳＬ８のウィン
ドウ開始ラインアドレス、ステップａ２でＷＥＬ９のウ
ィンドウ終了ラインアドレス、ステップａ３でＷＳＣＩ
Ｏのウィンドウ開始カラムアドレス、ステップａ４でＷ
ＥＣＩＩのウィンドウ終了カラムアドレスのそれぞれが
読み込まれ記憶される。以」二の処理によって、表示装
置はウィンドウの位置を記憶し、以後の表示処理の参照
パラメータとして使川する。ここで、ＣＲＴディスプレ
イ装置の物理画面外の７トレスがあれば、相対的に方向
と長さのベクトルでＢＲ１７に記憶する。
ートである。ホスト側よりインターフェース部５を介し
て各レジスタ８〜１１に初期値、即ち第１図に示す表示
画面Ａ中のウィンドウの位置がセットされていなければ
ならない。まずステップａ１においてＷＳＬ８のウィン
ドウ開始ラインアドレス、ステップａ２でＷＥＬ９のウ
ィンドウ終了ラインアドレス、ステップａ３でＷＳＣＩ
Ｏのウィンドウ開始カラムアドレス、ステップａ４でＷ
ＥＣＩＩのウィンドウ終了カラムアドレスのそれぞれが
読み込まれ記憶される。以」二の処理によって、表示装
置はウィンドウの位置を記憶し、以後の表示処理の参照
パラメータとして使川する。ここで、ＣＲＴディスプレ
イ装置の物理画面外の７トレスがあれば、相対的に方向
と長さのベクトルでＢＲ１７に記憶する。
続いて第４図の本実施例の表示装置の表示の動作フロー
チャートを参照して表示動作を説明する。
チャートを参照して表示動作を説明する。
まず、ステップｂｌでラインの相対表示位置を記憶する
ラインアドレスをＬＡ６より読込んで記憶する。秋にス
テップｂ２で同様にＣＡ７を読込んで２七〇する。そし
てステップｂ３でＤＲ１３を読込んで記憶する。続いて
ステップｂ４で先に初期化動作で記憶したＷＳＬ８とＬ
Ａ６の内容によって、ウィンドウ内の論理う゛インＬと
ＷＳＣＩＯとＣＡ７の内容によってウィンドウ内の論理
カラムＣをめる。
ラインアドレスをＬＡ６より読込んで記憶する。秋にス
テップｂ２で同様にＣＡ７を読込んで２七〇する。そし
てステップｂ３でＤＲ１３を読込んで記憶する。続いて
ステップｂ４で先に初期化動作で記憶したＷＳＬ８とＬ
Ａ６の内容によって、ウィンドウ内の論理う゛インＬと
ＷＳＣＩＯとＣＡ７の内容によってウィンドウ内の論理
カラムＣをめる。
ステップｂ５で以上の結果、求めた論理ラインＬがＷＥ
Ｌを越えているかをチェックし、越えていれば処理を終
了する。越えていなければステップｂ６に進み、同様に
めたＣがＷＥＣを越えているかをチェックし越えていれ
ば処理を終了する。共に越えていなければステップｂ７
に進み、論理ラインＬと論理カラムＣによってＣＲＴデ
ィスプレイ装置の物理アドレスに変換してＡＲＩ２にセ
ットする。そしてステップｂ８で書込み回路１４はＡＲ
１２，ＤＲ１３の内容に従って表示用メモリ１５に表示
情報を書込む。またＬとＣがＣＲＴティスプレィ装置１
６の物理アドレスに変換できない場合も処理は終了する
。以上の処理により、ホスト側は物理的表示画面に束縛
されず相対表示位置を示すラインアドレス（Ｌ Ａ）と
カラムアドレス（ＣＡ）をそれぞれＬＡ６．ＣＡ７にセ
ットし、表示データをＤＲ１３にセットするのみで、何
らの特別な配慮なしに先に指定した表示領域（ウィンド
ウ）のみに表示が行なえ、ＣＲＴディスプレイ装置の表
示画面をまったく意識せずに自由な仮想ウィンドウを想
定して使用できるので使用目的をさらに広範囲にかつ多
目的にできる。
Ｌを越えているかをチェックし、越えていれば処理を終
了する。越えていなければステップｂ６に進み、同様に
めたＣがＷＥＣを越えているかをチェックし越えていれ
ば処理を終了する。共に越えていなければステップｂ７
に進み、論理ラインＬと論理カラムＣによってＣＲＴデ
ィスプレイ装置の物理アドレスに変換してＡＲＩ２にセ
ットする。そしてステップｂ８で書込み回路１４はＡＲ
１２，ＤＲ１３の内容に従って表示用メモリ１５に表示
情報を書込む。またＬとＣがＣＲＴティスプレィ装置１
６の物理アドレスに変換できない場合も処理は終了する
。以上の処理により、ホスト側は物理的表示画面に束縛
されず相対表示位置を示すラインアドレス（Ｌ Ａ）と
カラムアドレス（ＣＡ）をそれぞれＬＡ６．ＣＡ７にセ
ットし、表示データをＤＲ１３にセットするのみで、何
らの特別な配慮なしに先に指定した表示領域（ウィンド
ウ）のみに表示が行なえ、ＣＲＴディスプレイ装置の表
示画面をまったく意識せずに自由な仮想ウィンドウを想
定して使用できるので使用目的をさらに広範囲にかつ多
目的にできる。
し効果］
以上説明した様に本発明によれば、実際の表示画面を意
識せずに自由な大きさの論理表示画面を想定して表示情
報を出力すればよく、ポスト側のプログラムの負荷の少
ない表示装置が提供でき、複数の処理を同一画面に表示
させる場合等にも、処理毎に表示装置に対して特別の配
慮することなく、表示領域の指定のみで容易に分割して
同時に表示させることができる。また表示領域の変更も
極めて容易に行える。
識せずに自由な大きさの論理表示画面を想定して表示情
報を出力すればよく、ポスト側のプログラムの負荷の少
ない表示装置が提供でき、複数の処理を同一画面に表示
させる場合等にも、処理毎に表示装置に対して特別の配
慮することなく、表示領域の指定のみで容易に分割して
同時に表示させることができる。また表示領域の変更も
極めて容易に行える。
第１図（Ａ）、（Ｂ）は本発明に係る一実施例表示装置
の表示画面の概要図、 第２図は本実施例表示装置のブロック回路図、第３図は
本実施例の初期化動作フローチャー 。 １・ 、 第４図は本実施例の表示動作フローチャートである。 図中、ｌ・・・ＣＰＵ、２・・・ＲＯＭ、３・・・コン
トローラ、４・・・演算回路、５・・・インターフェー
ス部、６・・・ＬＡ（ラインアドレスレジスタ）、７・
・・ＣＡ（カラムアドレスレジスタ）、８・・・ＷＳＬ
（ウィンドウスタートラインアドレスレジスタ）、９・
・・ＷＥＬ（ウィンドウエンドラインアドレスレジスタ
）、１０・・・ＷＳＣ（ウィンドウスタートカラムアド
レスレジスタ）、１１・・・ＷＢＣ（ウィントウエンド
カラムアドレスレジスタ）、１２・・・ＡＲ（アドレス
レジスタ）、１３・・・ＤＲ（データレジスタ）、１４
・・・書込み回路、１５・・・表示用メモリ、１６・・
・ＣＲＴディスプレイ装置、１７・・ＢＲ（ベクトルレ
ジスタ）である。 第１閏（Ａ） 第１図（Ｂ） ＷＩＳこ Ｌ１／に０ 第２図 第４図
の表示画面の概要図、 第２図は本実施例表示装置のブロック回路図、第３図は
本実施例の初期化動作フローチャー 。 １・ 、 第４図は本実施例の表示動作フローチャートである。 図中、ｌ・・・ＣＰＵ、２・・・ＲＯＭ、３・・・コン
トローラ、４・・・演算回路、５・・・インターフェー
ス部、６・・・ＬＡ（ラインアドレスレジスタ）、７・
・・ＣＡ（カラムアドレスレジスタ）、８・・・ＷＳＬ
（ウィンドウスタートラインアドレスレジスタ）、９・
・・ＷＥＬ（ウィンドウエンドラインアドレスレジスタ
）、１０・・・ＷＳＣ（ウィンドウスタートカラムアド
レスレジスタ）、１１・・・ＷＢＣ（ウィントウエンド
カラムアドレスレジスタ）、１２・・・ＡＲ（アドレス
レジスタ）、１３・・・ＤＲ（データレジスタ）、１４
・・・書込み回路、１５・・・表示用メモリ、１６・・
・ＣＲＴディスプレイ装置、１７・・ＢＲ（ベクトルレ
ジスタ）である。 第１閏（Ａ） 第１図（Ｂ） ＷＩＳこ Ｌ１／に０ 第２図 第４図
Claims (2)
- （１）情報を表示する表示画面中の任意の表示領域を指
定する領域指定手段を備えた表示装置であって、前記表
示画面に束縛されない論理表示画面の表示情報を受け取
り、前記表示画面中の前記領域指定手段にて指定された
領域に前記論理表示画面表示情報を表示する手段を備え
たことを特徴とする表示装置。 - （２）論理表示画面が指定された領域より大きい時には
該指定された領域以外の情報の表示を行わないことを特
徴とする特許請求の範囲第１項記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59034411A JPS60178485A (ja) | 1984-02-27 | 1984-02-27 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59034411A JPS60178485A (ja) | 1984-02-27 | 1984-02-27 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60178485A true JPS60178485A (ja) | 1985-09-12 |
Family
ID=12413445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59034411A Pending JPS60178485A (ja) | 1984-02-27 | 1984-02-27 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05324246A (ja) * | 1992-12-16 | 1993-12-07 | Casio Comput Co Ltd | マルチウィンドウ表示制御装置 |
-
1984
- 1984-02-27 JP JP59034411A patent/JPS60178485A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05324246A (ja) * | 1992-12-16 | 1993-12-07 | Casio Comput Co Ltd | マルチウィンドウ表示制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60178485A (ja) | 表示装置 | |
| JPH0221616B2 (ja) | ||
| JPH02210562A (ja) | 外部メモリユニットのコピー防止システム | |
| JPS60178486A (ja) | 表示装置 | |
| JPS647393Y2 (ja) | ||
| JPS61238089A (ja) | マルチウインドウ制御装置 | |
| JP2635426B2 (ja) | 背景色表示処理装置 | |
| JP3168845B2 (ja) | ディジタル信号処理装置 | |
| JPS6191691A (ja) | デイスプレイ装置 | |
| JPS62276588A (ja) | デイスプレイ装置の画像制御方式 | |
| JPS5872188A (ja) | 画像メモリ用アドレス制御装置 | |
| JPS621043A (ja) | マイクロコンピユ−タシステムのプログラムチエツク方式 | |
| JP2869658B2 (ja) | 論理演算方式 | |
| JPS6029785A (ja) | メモリ−装置 | |
| JPS5856891B2 (ja) | 情報処理システム | |
| JPS63198141A (ja) | メモリバンク制御方式 | |
| JPS62129884A (ja) | 表示装置 | |
| JPS6052543U (ja) | 図形入力表示装置 | |
| JPS6310186A (ja) | 表示装置 | |
| JPS62156694A (ja) | 画像表示制御装置 | |
| JPS63257044A (ja) | プログラマブルメモリマツピング方式 | |
| JPH09160871A (ja) | データ転送制御装置 | |
| JPH05225348A (ja) | 描画プロセッサ | |
| JPH0520140U (ja) | 情報処理装置 | |
| JPH02144780A (ja) | グラフィックス制御装置 |