JPH02210562A - 外部メモリユニットのコピー防止システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は外部メモリユニットのコピー防止システムに
関する。より特定的には、この発明は、情報処理装置に
対して着脱自在な外部メモリユニットの不正なコピーを
防止するためのコピー防止システムに関する。

〔従来技術〕

昭和６１年（１９８６）４月１８日付で公開された実開
昭６１−５７９８９号公報に開示されるように、ドツト
マトリクス方式の液晶表示装置（以下、ｒＬＣＤＪとい
う）とそのＬＣＤを駆動する操作手段を備えた本体にゲ
ームプログラムおよび操作手段の操作プログラムを内蔵
したゲームカセットを挿脱可能に設けた、液晶ゲーム盤
が知られている。

この種の液晶ゲーム盤に代表される外部メモリユニット
を用いるゲーム装置等においては、ゲームカセットすな
わち外部メモリユニットの不正なコピーを防止する必要
がある。

このようなコピー防止の１つの方法として、昭和５３年
（１９７２）１００月１８日付公告された特公昭５３１
７８４９号公報に開示されたものがある。この第１の方
法では、特定の情報処理装置に他の情報処理装置と区別
するための第１の暗証情報（パスワード）を付与し、こ
の第１の暗証情報とソフトウェアすなわちフロッピィデ
ィスクに付与した第２の暗証情報とを比較し、両者が一
致したときにのみそのフロッピィディスクの使用を許可
するようにしている。

第２の方法として、１９８４年７月２４日付で発行され
たアメリカ合衆国特許第４，４６２，０７６号に開示さ
れるものがある。この方法は、本体側メモリとカートリ
ッジ側メモリとの両方に著作権所有者を示すデータを記
憶しておき、その両者を比較し、これが一致すれば、単
に所有者データを表示した後、ゲームプログラムを実行
するものである。

さらに、昭和５９年（１９８４）４月２５日付で公告さ
れた特公昭５９−１８０７４号公報に開示された第３の
方法がある。この方法は、複数の半導体メモリのそれぞ
れに商標などのコピー防止情報を記憶させておき、プロ
グラムをコピーした基板を使用したとき、ＣＲＴ上にそ
の商標等のコピー防止情報を表示し、それによって商標
権侵害として取り締まることができるようにしたもので
ある。

〔発明が解決しようとする課題〕

第３の方法では、商標権侵害を回避するようにそのコピ
ー防止情報すなわち商標を改変したコピー品に対して有
効でない。すなわち、そのコピー防止情報を改変したも
のでは商標権侵害を主張できないので、有効なコピー防
止システムとはいえない。

第１および第２の方法はよく似たものであり、ともに、
第１および第２のデータの一致を条件にフロッピィディ
スクやカートリッジの使用を許容するようにしている。

しかしながら、第１の方法では、暗証情報は表示されな
いので、第２の方法のように、若作権所有者の情報を表
示することはできない。

これに対して、第２の方法では、本体側メモリの所有者
データとカートリッジ側メモリの所有者データとが一致
しない場合、カートリッジは使用できないが、所有者デ
ータを表示しないので、オペレータないしユーザは何故
そのカートリッジが使用できないのかを知ることができ
ないことになる。

それゆえに、この発明の主たる目的は、より完全にコピ
ーを防止することができる、外部メモリユニットのコピ
ー防止システムを提供することである。

〔課題を解決するための手段〕

この発明は、簡単にいえば、外部メモリを内蔵しかつ情
報処理装置に対して着脱自在に構成された外部メモリユ
ニット、および外部メモリユニットが装着されたとき表
示手段によって外部メモリに記憶されたプログラムデー
タに従った所定の画像を表示させることができる情報処
理装置を備える情報処理システムにおける、外部メモリ
ユニットのコピー防止システムであって、 情報処理装置は、所定の最大アドレス空間がアクセス可
能な情報処理手段、その最大アドレス空間よりも相対的
に小さい第１のメモリ空間に相当する第１のメモリ領域
を含みかつ外部メモリユニットのコピー防止のための第
１のキャラクタデータとその第１のキャラクタデータに
基づいて外部メモリユニットの正当性を判別するための
正当性判別プログラムデータとを固定的に記憶する内部
メモリ、および内部メモリと外部メモリとを切り換える
ためのメモリ切換手段を備え、 外部メモリユニットの外部メモリは、第１のメモリ空間
に対応するメモリ空間を有する第２のメモリ領域および
相対的に大きな第２のメモリ空間を有する第２のメモリ
領域を含み、外部メモリの第３のメモリｊ１Ｍの一部に
は内部メモリに記憶されている第１のキャラクタデータ
と所定の関係にある第２のキャラクタデータが記憶され
、外部メモリのうちの少なくとも第３のメモリ領域の残
りのメモリ領域には所定の使用目的に応じた画像を表示
するためのプログラムデータが記憶され、メモリ切換手
段は情報処理装置に対して外部メ′モリユニットが装着
されたとき、その情報処理手段がアクセス可能なアドレ
ス空間を第１のメモリ空間に強制し、 情報処理手段は、内部メモリに記憶されている正当性判
別プログラムデータに基づいて、第１のキャラクタデー
タと第２のキャラクタデータとが上述の所定の関係にあ
るかどうかを判断し、所定の関係にあるときメモリ切換
手段によって情報処理手段がアクセス可能なメモリを外
部メモリに切り換え、かつ第２のメモリ空間のアクセス
を許容するようにした、外部メモリユニットのコピー防
止システムである。

〔作用〕

外部メモリユニットが情報処理装置に装着されると、メ
モリ切換手段は、情報処理手段がアクセス可能なアドレ
ス空間を第１のメモリ空間に強制する。そして、後述の
比較動作に先立って、外部メモリに記憶されている第２
のキャラクタデータを表示手段によって表示させる。そ
の後、内部メモリに記憶されている正当性判別プログラ
ムが実行される。このとき、そのプログラムに従って、
第１および第２のキャラクタデータを比較し、両者が所
定の関係にあるとき、メモリ切換手段によって情報処理
手段がアクセス可能なメモリを外部メモリに切り換え、
かつ第２のメモリ空間のアクセスが許容された状態にな
る。

〔発明の効果〕

この発明によれば、第１および第２のキャラクタデータ
を比較しているため、前述の第３の方法では排除できな
かったコピー品を有効に排除し得る。

また、第１の方法に対しては、第２のキャラクタデータ
を表示するようにしているので、その表示によって、商
標権侵害等を追求することができる。

第２の方法に対して、２つのキャラクタデータの比較に
先立って外部メモリに記憶されている第２のキャラクタ
データが表示されるので、第１および第２のキャラクタ
データが不一致の場合でもオペレータないしユーザはそ
の外部メモリを使用できない理由を容易に知ることがで
きる。

この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明か゛
ら一層明らかとなろう。

〔実施例〕

第２図はこの発明が適用され得る携帯用液晶ゲーム装置
の一例を示す斜視図である。この携帯用液晶ゲーム装置
（以下、単に「ゲーム装置」という）１０はケース１２
を含み、そのケース１２の上面には、ドツトマトリクス
方式に従って表示セグメントがドツト配列されたＬＣＤ
パネル１４が設けられる。

このケース１２の裏面上部には、図示しない挿入口が設
けられ、その挿入口には、外部ＲＯＭカセット１６（第
２図）が着脱自在に装着される。

そして、この外部ＲＯＭカセット１６には外部ＲＯＭ１
６ａ（第３図および第６図）が戸蔵され、この外部ＲＯ
Ｍ１６ａには、後に詳細に説明するように、ゲームプロ
グラムデータが記憶される。

したがって、外部ＲＯＭカセット１６がゲーム装置１０
に装着されると、それが正当なものまたは正当に許可さ
れたものである場合には、ゲームプ０グラムが実行され
、ＬＣＤパネル１４上にゲームのための画像が表示され
る。

そして、ケース１２の上面にはそのようにしてＬＣＤパ
ネル１４に表示されたゲームキャラクタを操作するため
の十字キースイッチ１８が設けられる。この十字キーは
４つの方向を有し、そのいずれかを押して、ゲームキャ
ラクタを上または下もしくは左または右に動かすことが
できる。

第３図を参照して、上述の外部ＲＯＭカセット１６は、
３２ピンコネクタ２０によって、ケース１２内に内蔵さ
れたＣＰＵ２２に接続される。ＣＰＵ２２は、ＣＰＵコ
ア２４を含み、このＣＰＵコア２４がそれぞれのバス２
６ａ、２６ｂおよび２６ｃによって３２ビンコネクタ２
０に接続される。したがって、外部ＲＯＭカセット１６
が装着されたとき、ＣＰＵコア２４と外部ＲＯＭカセッ
ト１６とが接続される。

上述のＣＰＵコア２４は、第４図に詳細に示すように、
プログラムカウンタＰＣおよびスタックポインタＳＰの
他、それぞれ８ビツトのレジスタＡ、　Ｆ、　Ｂ、　Ｃ
，Ｄ、　Ｅ、　ＨおよびＬを含む。レジスタＡはアキュ
ムレータであり、レジスタＦはフラグレジスタである。

８ビツト中の４ビツトを使用して、Ｆｌ（キャリ）、　
　Ｆ２　（ハーフキャリ）、　Ｆ３　（負）またはＦ４
（０フラグ）を表すことができる。レジスタＢおよびＣ
，ＤおよびＥ。

ならびにＨおよびＬは、その組合せによって、１６ビツ
トのレジスタとして使用され得る。

ＣＰＵコア２４には、さらに、ボート２７を介して第１
図に示す十字キースイッチ１８などのキーマトリクスが
接続される。そして、ＣＰＵコア２４に関連して、内部
ＲＡＭ２８および内部ＲＯＭ３０が設けられる。内部Ｒ
ＯＭ３０はメモリ切換回路３２によって選択されている
ときのみ、ＣＰＵコア２４によってアクセスされる。

ここで、内部メモリ３０および外部メモリカセット１６
のメモリ空間ならびに記憶データについて第６図を参照
して詳細に説明する。内部メモリ３０は相対的に小さな
メモリ空間（第１のメモリ空間）に相当するアドレス”
０ＯＯＯＨ〜ＯＯＦＦＨ”で指定される第１のメモリ領
域を有する。

なお、アドレスの最下位の“Ｈ′′は１６進表示である
ことを示す。この第１のメモリ領域には、商標“Ｎ１ｎ
ｔｅｎｄｏ””を表示するための第１のキャラクタデー
タと、第１図のフロー図で示す正当性判別プログラムを
実現するための正当性判別プログラムデータが記憶され
る。

一方、外部ＲＯＭカセット１６は外部ＲＯＭｌ６ａをケ
ースに収納して成り、この外部ＲＯＭ　１６ａのメモリ
空間は、第１のメモリ空間に相当するアドレス゛’００
０　Ｈ〜０ＯＦＦＨ’”で指定される第２のメモリ領域
と、アドレス“０１００Ｈ〜７ＦＦＦＨ””で指定され
る第３のメモリ領域（第２のメモリ空間）とに分けられ
る。そして、第３のメモリ領域のうちのアドレス“”０
１００Ｈ”から数バイトまでの領域には第１のキャラク
タデータと同一の第２のキャラクタデータが記憶され、
残りの領域にはゲームのための所望のプログラムデータ
が記憶される。好ましくは、第２のキャラクタデータ記
憶領域の後の数バイトで、メーカーコードやゲーム塩等
の補助データが記憶されるとともに、補助データの補数
データが記憶される。

この補数データは第１図のステップＳ１７に示す処理で
使用される。なお、ゲームのためのプログラムデータの
容量が多い場合は、外部ＲＯＭ１６ａの第２のメモリ領
域（”０ＯＯＯＨ〜０ＯＦＦＨ゛）を使用してもよい。

ＣＰＵコア２４は、ＤＭＡコントローラ３４の制御の下
で、ラインバッファ３６を介して、ＬＣＤコントローラ
３８に表示データを出力する。そして、ＬＣＤコントロ
ーラ３８は、ＬＣＤ表示ＲＡＭインタフェース４０を介
して、表示ＲＡＭ４２に接続される。表示ＲＡＭ４２は
、図示しないが、キャラクタＲＡＭおよびＶＲＡＭを含
む。したがって、ＬＣＤコントローラ３８は、ＣＰＵコ
ア２４から出力された表示データを表示ＲＡＭ４２から
のＬＣＤドライブ信号に変換する。すなわち、ＣＰＵコ
ア２４からの表示データがキャラクタＲＡＭおよびＶＲ
ＡＭのアドレスを指定し、キャラクタＲＡＭおよびＶＲ
ＡＭからは、キャラクり（またはオブジェクト）信号お
よびバックグラウンド（背景）信号が出力され、それぞ
れの信号がＬＣＤコントローラ３８によって合成されて
ＬＣＤドライブ信号となる。

そして、このＬＣＤドライブ信号は、ＬＣＤドライブ信
号バッファ４４を介して、ＬＣＤコモンドライバ４６お
よびＬＣＤセグメントドライバ４８に与えられる。した
がって、ＬＣＤコモンドライバ４６およびＬＣＤセグメ
ントドライバ４８によって、ＣＰＵコア２４からの表示
データに従った画像がＬＣＤパネル１４上に表示される
。

なお、輝度ボリューム５０が設けられ、この輝度ボリュ
ーム５０はＬＣＤバッファアンプ５２に接続され、した
がって輝度ボリューム５０を操作することによって、Ｌ
ＣＤパネル１４上の輝度を調整することができる。

また、第４図に示すように、メモリ切換回路３２からは
、チップセレクト信号Ｃ３１またはＣ８２が出力される
。そして、ＣＰＵコア２４およびメモリ切換回路３２に
は、リセット回路５４からのリセット信号が与えられる
。このリセット信号は図示しない電源スィッチをオンし
たとき出力され、したがってＣＰＵコア２４およびメモ
リ切換回路３２はそのときリセットされる。そして、Ｃ
ＰＵコア２４からは、読出信号ＲＤおよび書込信号ＷＲ
が出力され、その信号が、外部ＲＯＭカセット１６．内
部ＲＡＭ２Ｂ、内部ＲＯＭ３０およびメモリ切換回路３
２に適宜入力される。また、メモリ切換回路３２には、
アドレスデコーダ３３を介して、後述のアドレスデコー
ド信号が与えられる。

第５図に示すように、メモリ切換回路３２はＲＳフリッ
プフロップ５６を含み、そのセット人力Ｓには、信号Ｄ
Ｏ，書込信号ＷＲおよびアドレスデータ“ＦＦ０ＯＨ”
”の検出信号すなわちアドレスデコード信号（ただし、
最下位の“Ｈ”は１６進表示を示す）の３つの信号入力
を受けるアンドゲート５８の出力が与えられる。信号Ｄ
Ｏはデータの最下位ビットである。アドレスデータ“Ｆ
Ｆ００Ｈ”のデコード信号は、アドレスデータのビット
ＡＯ〜Ａ７のすべてが「０」であること（すなわち１６
進表示で下位２桁が”’ｏｏ”であること）を検出する
アンドゲート（図示せず）の出力がありかつピッ）Ａ８
〜Ａ１５のすべてが“１″′であること（すなわち１６
進表示で上位２桁がＦＦ”′であること）を検出するア
ンドゲートの出力があるとき、アドレスデコーダ３３か
ら与えられる。リセット人力Ｒにはリセット回路５４（
第４図）からのリセット信号ＲＥＳが与えられる。

そして、非反転出力Ｑが、インバータ６０によって反転
されてアンドゲート６２の一方入力に与えられるととも
に、オアゲート６４の一方入力に与えられる。アントゲ
−１・６２の他方入力には、アドレスデータ“０ＯＯＯ
Ｈ〜０ＯＦＦＨ”°のデコード信号が与えられる。オア
ゲート６４の他方入力にはアドレスデータ“０１００Ｈ
”′から第２のキャラクタデータを記憶しているバイト
数に相当するアドレスまでのデコード信号が与えられる
。

アドレスデータ“０ＯＯＯＨ〜０ＯＦＦ“までのデコー
ド信号はアドレスデータのビットＡ８〜Ａ１５のオアの
反転であり、アドレスデータ“０１００Ｈ”から第２の
キャラクタデータの記憶バイト数に相当するアドレスま
でのデコード信号はアドレスデータＡ８〜Ａ１４のオア
である。そして、オアゲート６４の出力が、アドレスデ
ータＡ１５の反転であるアドレス“〜７ＦＦＦＨ“のデ
コド信号とともにアンドゲート６６の入力として与えら
れる。２つのアンドゲート６２および６６の出力が、そ
れぞれ、前述のチップセレクト信号Ｃ３ＩおよびＣ３２
となる。

図示しない電源スィッチがオンされると、リセット回路
５４からリセット信号が出力され、したがって、ＲＳフ
リップフロップ５６がリセットされる。そのため、非反
転出力Ｑが「０」となる。

したがって、そのとき、ＣＰＵコア２４からのアドレス
データが“’０ＯＦＦＨ”までならば、アンドゲート６
２から、チップセレクト信号Ｃ３Ｉが出力される。

アンドゲート６６からのチップセレクト信号Ｃ３２は、
アドレスデータが“Ｏ’１ＯＯＨ”以降のとき、「１」
として出力される。したがって、チップセレクト信号Ｃ
３Ｉが出力されている状態では、第６図において右上が
りの斜線で示すメモリ空間がＣＰＵコア２４によってア
クセス可能となり、内部ＲＯＭ３０から第１のキャラク
タデータが読み出し可能となり、チップセレクト信号Ｃ
３２が出力されるとき第６図において右下がりの斜線で
示すメモリ空間がＣＰＵコア２４によってアクセス可能
となり、外部ＲＯＭカセット１６のアドレス“０１００
Ｈ”′以降にストアされている第２のキャラクタデータ
が読み出し可能となる。

一方、メモリ切換をする場合には、ＣＰＵコア２４から
書込信号ＷＲを出力し、アドレス“ＦＦ００Ｈ”のデー
タビットＤＯに「１」を記憶させておけば、そのタイミ
ングでアンドゲート５８からの出力が「１」となり、Ｒ
Ｓフリップフロップ５６がセットされる。そのため、非
反転出力Ｑが「０」となり、アンドゲート６２が不能動
化されるため、チップセレクト信号Ｃ３１が「０」とな
り、アンドゲート６６からのチップセレクト信号Ｃ３２
が「１」となる。ただし、アドレスデータが“’８００
０Ｈ″′を超えると、このチップセレクト信号Ｃ３２は
「０」となる。したがって、このメモリ切換回路３２で
メモリチップを切り換えた前後においては、第６図にお
いて斜線で示すようなメモリ構成となる。すなわち、チ
ップセレクト信号Ｃ３２が出力されているとき、外部Ｒ
ＯＭカセット１６のアドレス°’０１００Ｈ”〜“”７
ＦＦＦＨ”までに記憶されているプログラムデータが実
行可能となる。

なお、キャラクタＲＡＭ、ＶＲＡＭ、各種レジスタ、内
部ＲＡＭについては、チップセレクトＣ８１およびＣ３
２が入力されないので、常時、ＣＰＵコア２４によって
アクセス可能である。

つぎに、第１図および第７図〜第９図を参照して、この
実施例の動作について説明する。

第１図のステップＳＬ、Ｓ３．Ｓ５およびＳ７において
、初期設定をする。すなわち、ステップＳ１において、
ＣＰＵコア２４のスタックポインタレジスタＳＰ（第４
図）に所定の値を設定するとともに、ステップＳ３にお
いてアドレス“８０００Ｈ〜９ＦＦＦＨ”で指定される
メモリ領域、すなわち表示ＲＡＭ４２をクリアする。そ
して、ステップＳ５において、サウンド回路（図示せず
）のための各種レジスタを初期設定するとともに、ステ
ップＳ７において、Ｂ　Ｇ　（Ｂａｃｋｇｒｏｕｎｄ：
背景）パレットを設定する。

続くステップＳ９において、アドレスデータ“０１００
Ｈ〜゛が与えられたことに応答して上述のメモリ切換回
路３２によって、チップセレクト信号Ｃ３２を出力し、
外部ＲＯＭカセット１６から第２のキャラクタデータを
読み出し、そのキャラクタデータを表示ＲＡＭ４２に含
まれるキャラクタＲＡＭに転送する。このとき、具体的
には、縦横２倍の拡大表示することにより少ないキャラ
クタデータで見易い表示を実現するために、ド演算の処
理をしながら転送する。そしＣ、スープＳ９において拡
大処理しながら転送されたキャラクタデータを、その表
示位置が所定の位置となるように、同じ表示ＲＡＭ４２
に含まれるＶＲＡＭに転送する。そして、ステップＳ１
３において、先のステップＳ７において初期設定したＢ
Ｇパレットを制御して、背景をスクロールさせながら、
外部ＲＯＭカセット１６から読み出された第２のキャラ
クタデータをＬＣＤパネル１４上に所定時間表示する。

このようにして、第７図（Ａ）に示すキャラクタデータ
が第７図（Ｂ）に示すように縦横２倍に拡大されて表示
される。

なお、このような拡大処理はキャラクタＲＡＭを制御す
ることによって簡単に実現できるので、ここではその詳
細な説明は省略する。ただし、拡大処理せず、第７図（
Ａ）図示のキャラクタデータがそのまま表示されるよう
にしてもよい。

次に、ステップＳ１５において、内部ＲＯＭ３０の所定
領域に記憶されている第１のキャラクタデータ“Ｎ１ｎ
ｔｅｎｄｏ”および先の第２のキャラクタデータ“Ｎ１
ｎｔｅｎｄｏ”′を比較する。具体的には、第８図のス
テップ５１５１において、ＣＰＵコア２４のレジスタグ
ループＨＬに、内部ＲＯＭ３０の第１のキャラクタデー
タの先頭アドレスをセットするとともに、ステップ５１
５２において、レジスタグループＤＥに外部ＲＯＭカセ
ットの第２のキャラクタデータの先頭アドレスをセット
する。

そして、ステップ５１５３におけるように、２つのレジ
スタにロードされているアドレスデータで指定されるキ
ャラクタデータが完全に一致するかどうかを比較し、一
致すればステップ５１５４および５１５５においてそれ
ぞれのレジスタグループＨＬおよびＤＥをインクリメン
トした後、ステップ３１５６においてレジスタグループ
ＨＬが最終アドレス＋１になるまで同じ比較動作を繰り
返す。そして、もし不一致が生じたら、ステップＳ２１
の禁止処理に入る。

ステップＳ１５における第１および第２のキャラクタデ
ータの比較が終了すると、ステップＳ１７において、外
部ＲＯＭ１６ａに予め記憶されているメーカーコード、
ゲーム名等の補助データに基づいて、補数チエツクが行
われる。そして、補数チエツクの不一致が生じれば、先
のステップＳ１５と同じように、ステップＳ２１の禁止
処理に移る。

ステップ３１５およびＳ１７の２つの比較動作で、第１
および第２のキャラクタデータおよびその補数が一致し
た場合には、ステップＳ１９において、ＣＰＵコア２４
は、書き込み信号ＷＲを出力する。応じて、先に第５図
および第６図を参照して説明したように、メモリ切換回
路３２のＲＳフリップフロップ５６がセットされ、した
がってチップセレクト信号Ｃ３２が出力される。そのた
め、このステップＳ１９以降、外部ＲＯＭカセット１６
のアドレス“０１００Ｈ〜８０００Ｈ”に記憶されたゲ
ームプログラムデータが読み出されてその実行が可能と
なる。

また、好ましくは、２つの比較ステップＳ１５およびＳ
１７のいずれかで不一致が検出されると、ＣＰＵコア２
４は、ステップＳ２１の禁止処理を実行する。具体的に
は、第９図に示すように、ステップ５２１１および５２
１２において、ＢＧ（背景）パレットに「白」および「
黒」を書き込み、それぞれタイマによって制御される一
定時間の間、ＬＣＤパネル１４を駆動する。すなわち、
この実施例において第１および第２のキャラクタが一致
しなかった場合には、ＬＣＤパネル１４の全体が点滅な
いしフラッシングされ、それによってそのとき装着され
ている外部ＲＯＭカセットが不適合なものであることを
オペレータないしユーザに知らせる。

このとき、先のステップＳ９において外部ＲＯＭカセッ
ト１６の外部ＲＯＭ１６ａの第２のキャラクタデータが
既に表示されているので、オペレータないしユーザはそ
の外部ＲＯＭカセットが不適合となった理由を容易に知
り得る。

しかも、この禁止処理ルーチンは第９図からもよくわか
るように、第１図のメインルーチンにリタニンすること
がないので、それ以後ステップＳ１９におけるようなバ
ンク切換も禁止され、そのときの不適合な外部ＲＯＭカ
セットの使用が完全に拒否される。

なお、上述の実施例では、第１および第２のキャラクタ
データとして“”Ｎ１ｎｔｅｎｄｏ’“のような登録商
標を表示するようにしているので、両者が一致するよう
にコピーされた外部ＲＯＭカセットの場合、そのまま商
標権侵害として追求できる。

また、上述の実施例では、第１および第２のキャラクタ
の完全な一致または不一致を判別するようにした。しか
しながら、第１および第２のキャラクタが同一ではない
所定の関係に設定されていて、比較ステップでは第１お
よび第２のキャラクタがそのような所定の関係にあるか
どうかを判断するようにしてもよい。

さらに、第９図に示す禁止処理ルーチンでは、点滅を繰
り返すだけであったが、さらに積極的に不適合表示を表
示するようにしてもよい。

【図面の簡単な説明】 第１図はこの発明の一実施例の動作を示すフロー図であ
る。 第２図はこの発明が適用され得るゲーム装置の一例を示
す斜視図である。 第３図は第２図実施例の全体構成を示すブロック図であ
る。 第４図は第３図の一部を詳細に示すブロック図である。 第５図はメモリ切換回路を詳細に示す回路図である。 第６図はＣＰＵコアのアクセス可能なアドレス空間を図
解的に示すメモリマツプである。 第７図（Ａ）および第７図（Ｂ）は表示されるキャラク
タデータの一例を示す図解図である。 第８図は第１および第２のキャラクタデータを比較する
ための動作を示すフロー図である。 第９図は不一致のときの禁止処理の動作を示すフロー図
である。 図において、１０はゲーム装置、１４はＬＣＤパネル、
１６は外部ＲＯＭカセット、２４はＣＰＵコア、３０は
・内部ＲＯＭ、３２はメモリ７切換回路を示す。 特許出願人　　　任天堂株式会社 代理人　弁理士　山　１）義　人 手続補正書（′ｊｉ創 事件の表示 平成０１年　特許層　第４４５２号 発明の名称 外部メモリユニットのコピー防止システム補正をする者 事件との関係　　特許出願人 住　所　京都府京都市東山区福稲上高松町６０番地名　
称　任天堂株式会社 代表者　山　内　　博 代理人の５４１ｅ大阪（０６）　２２９−０５３１住　
所　大阪市中央区伏見町２丁目６番６号６、補正の対象 図面 ７、補正の内容 第１図〜第９図を別紙の通り補正する。 以上 平成０１年０８月２９日（発送臼）

Claims (1)

1. 【特許請求の範囲】 １　外部メモリを内蔵しかつ情報処理装置に対して着脱
   自在に構成された外部メモリユニット、および前記外部
   メモリユニットが装着されたとき表示手段によって前記
   外部メモリに記憶されたプログラムデータに従った所定
   の画像を表示させることができる情報処理装置を備える
   情報処理システムにおける、外部メモリユニットのコピ
   ー防止システムであって、 前記情報処理装置は 所定の最大アドレス空間がアクセス可能な情報処理手段
   、 前記最大アドレス空間よりも相対的に小さい第１のメモ
   リ空間に相当する第１のメモリ領域を含み、前記外部メ
   モリユニットのコピー防止のための第１のキャラクタデ
   ータと前記第１のキャラクタデータに基づいて前記外部
   メモリユニットの正当性を判別するための正当性判別プ
   ログラムデータとを固定的に記憶する内部メモリ、およ
   び前記内部メモリと前記外部メモリとを切り換えるため
   のメモリ切換手段を備え、 前記外部メモリユニットの外部メモリは、前記第１のメ
   モリ空間に対応するメモリ空間を有する第２のメモリ領
   域および相対的に大きな第２のメモリ空間を有する第３
   のメモリ領域を含み、前記外部メモリの前記第３のメモ
   リ領域の一部には前記内部メモリに記憶されている前記
   第１のキャラクタデータと所定の関係にある第２のキャ
   ラクタデータが記憶され、前記外部メモリの少なくとも
   前記第３のメモリ領域の残りのメモリ領域には所定の使
   用目的に応じた画像を表示するための前記プログラムデ
   ータが記憶され、 前記メモリ切換手段は前記情報処理装置に対して前記外
   部メモリユニットが装着されたとき、前記情報処理手段
   がアクセス可能なアドレス空間を前記第１のメモリ空間
   に強制し、 前記情報処理手段は、前記内部メモリに記憶されている
   前記正当性判別プログラムデータに基づいて、前記第１
   のキャラクタデータと前記第２のキャラクタデータとが
   前記所定の関係にあるかどうかを判断し、前記所定の関
   係にあるとき前記メモリ切換手段によって前記情報処理
   手段がアクセス可能なメモリをセラミック外部メモリに
   切り換え、かつ前記第２のメモリ空間のアクセスを許容
   するようにした、外部メモリユニットのコピー防止シス
   テム。 ２　前記情報処理手段は、前記第１のキャラクタデータ
   と前記第２のキャラクタデータとが前記所定の関係にあ
   るかどうかを判断する前に、前記外部メモリに記憶され
   ている前記第２のキャラクタデータを前記表示手段によ
   って表示させるための表示制御手段を含む、請求項１記
   載の外部メモリユニットのコピー防止システム。 ３　前記第２のキャラクタデータを前記表示手段に拡大
   表示させるための拡大処理手段を含む、請求項１または
   ２記載の外部メモリユニットのコピー防止システム。 ４　前記表示制御手段は、前記第２のキャラクタデータ
   を前記表示手段によってスクロールさせながら表示させ
   るようにした、請求項３記載の外部メモリユニットのコ
   ピー防止システム。 ５　前記第１のキャラクタデータと前記第２のキャラク
   タデータとは同一に設定し、前記情報処理手段は前記第
   １のキャラクタデータと前記第２のキャラクタデータと
   が同一でないと判断したとき、前記メモリ切換手段が前
   記外部メモリに切り換えるのを禁止し、かつ前記第２の
   メモリ空間にアクセスするのを禁止する、請求項１ない
   し４のいずれかに記載の外部メモリユニットのコピー防
   止システム。 ６　前記表示手段は前記情報処理装置と一体的に設けら
   れる、請求項１ないし５のいずれかに記載の外部メモリ
   ユニットのコピー防止システム。