JPS60177713A - 音場補正イコライザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、一般に電気音躊変換器を含む伝送系の補正手
段として、また有響室における音質や音像定位に悪影響
を与える有害反射音の除去、あるいは有響室における音
像制御のためのデジタルイコライザとして用いることの
できる音場補正イコライザに関するものである。

従来例の構成とその問題点 デジタルたたみ込み演算装置においては、ｌサンプリン
グ時間に全てのタップの演算を行なわねばならないので
、たたみ込み演算の中心となる乗算時間がタップ数を決
定していた。

第１図は従来のたたみ込み演算装置の基本ユニットの構
成図で、（１−１）〜（１→は１サンプル時間の遅延器
、（２−１）〜（２−ｍ）は１サンプル時間に行なうた
たみ込み演算のタップ係数Ａ１〜Ａｍの乗算器である。

よって１サンプル時間をＴｓｉｌつのタップの演算（主
に乗算と加算）に必要な時間をタップ数が限度である。

なお（１）は入力端子、（３）は出力端子である。

このタップ数を増加させるｊこめの従来の構成例である
並列接続形たたみ込み演算装置の構成図を第２図に示す
。第２図において、（４−１）〜（４−ｎ）は１ユニツ
トの演算時間ｍ−Ｔｐに相当するデジタル遅延素子、（
５−０）〜（５−ｎ）は第１図に示した基本ユニット、
（４）は入力端子、（５〕は出力端子である。

この方式のたたみ込み演算装置の問題点は、並列形であ
る１こめ、遅延素子（４−１）〜（４−ｎ）が必要なこ
と、まｔこ全ての基本ユニット（５−０）〜（５−ｎ）
の出力を同期して加算しなければならないためにタップ
の段数を増加させるに従ってハードウニアノタイミング
の設計が複雑になるという点にあった。

発明の目的 本発明は上記従来の欠点を解消するもので、基本ユニッ
ト以外の遅延素子が不要で、また回路の規模を大幅に少
なくできる音場補正イコライザを提供することを目的と
する。

発明の構成 上記目的を達成するため１本発明の音場補正イコライザ
は、任意に書き込み及び読み出しが可能な記憶素子で構
成されかつデジタル化の時間軸°の間隔であるサンプリ
ング時間に相当する遅延時間を有するデジタル遅延手段
と、読み出し専用の記憶素子で構成されかつタップ係数
を格納しておく記憶手段と、タップ係数と前記遅延手段
により遅延された信号との乗算を行なう乗算器と、この
乗算器による乗算結果を累積する加算器と、１サンプリ
ング時間に１回の割合で入力信号を前記遅延手段と前記
加算料とに切換えて入力する入力切換手段と、最終遅延
手段の出力と最終加算器の出力とを１サンプリング時間
に１回の割合で切換えて出力する出力切換手段とを有す
るたたみ込み演算装置を１ユニツトとして任意の個数の
ユニットを縦続接続し、１サンプリング時間に任意の数
のタップ段数の演算を行なう構成としたものである。

実施例の説明 以下、本発明の一実施例について１図面に基づいて説明
する。

第８図は本発明の一実施例における音場補正イコライザ
の構成図で、　（＋１０はｎ番目及びｎ＋１番目の基本
たｔコみ込み演算ユニツ１−１（６）は入力端子、口は
出力端子、Ｕ４）αＧは１サンプル時間に１回切換えら
れるスイッチ、（１６−１）〜（１６−ｍ）は１サンプ
ル時間の遅延器、（１７−１）〜（１７−ｍ）は１サン
プル時間をこｍ回可能な乗算器、（１８−１）〜（１８
−ｍ）は加算器であり、　Ａｌｎ　〜Ａｍｎ及びＡｌｎ
　＋　１〜Ａｍｎ　＋　１はｎ＃目及びｎ＋１番目の基
本たたみ込み演算ユニットＯｖにおける乗算器（１７−
１）〜（１７−ｍ）の乗算の係数である。

ｎ番目の基本たたみ込み演算ユニットＯυの入力端子０
埠に入力される信号は、１つ前段のｆｉ−１番目の基本
たたみ込み演算ユニットの累積和出力であり、スイッチ
σ◆は端子［Ｆ］月こ接続されており、加算器（４−１
）に加えられる。次に入力端子（２）に前段の遅延信号
の出力が入力されると、スイッチａ＜は端子（５）に接
続され１遅延器（１６−１）に入力される。

次に遅延器（１６−１）の出力である１サンプリング時
間前の遅延信号と係数Ａｌｎとが乗算器（１７−１）に
より乗算され、加算器（１８−１）により前段の基本た
たみ込み演算ユニットの累積和出力と加算される。

以下演算が進み、最後に、まず加算器（１８ｍ）の出力
が、スイッチＯ６が端子（刑に接続される事により出力
端子Ｑ３に取り出され１次にスイッチ（至）が端子（５
）に接続される事により最終段の遅延信号が出力端子（
転）に取り出される。また出力端子０．１は次段すなわ
ちｎ＋１番目の基本たたみ込み演算ユニットαυの入力
端子（ロ）に接続されており、以下ｎ番目の基本たたみ
込み演算ユニットＯＯと同様に演算が行なわれる。

つまり各基本たたみ込み演算ユニットａυの入出力は各
基本たたみ込み演算ユニットαυの遅延出力信号と累積
和信号との時分割転送となっている・第４図は第８図に
示す基本たたみ込み演算ユニットの回路ブロック図、第
５図は同基本たたみ込み演算ユニットの動作のフローチ
ャートである。

第４図において、？刀は入力レジスタ、（至）は一時記
憶レジスタ、（ホ）（ハ）は各々信号用ＲＡＭ（イ）及
び係数用ＲＯＭ（イ）のアドレスを指し示す指標レジス
タ、（ロ）は加算器、（ハ）は累積用レジスタ、ｅＡに
）は乗算器０ηの入力レジスタ、に）は乗算器６◇の出
力レジスタ、（ト）は出力レジスタである。

次に第５図のフローチャートに従って動作を説明する。

入力レジスタＣ！υ〔ｌレジスタ〕に入力された前段の
基本たたみ込み演算ユニットの累積和出力が累積用レジ
スタ（イ）〔Ａレジスタ〕に転送される。

（ステップ■） 信号用ＲＡＭに）の指標レジスタ（イ）ＣＰＡ　］に１
が。

また係数用ＲＯＭ（ホ）の指標レジスタ（ハ）［ＰＢＥ
　ニ１が各々格納される。（ステップ■） この時には入力レジスタ３υ〔Ｉレジスタ〕には累積和
出力続いて前段の遅延出力が格納されており、その入力
レジスタｔＡ）　ＣＩレジスタ〕の内容が一時記憶レジ
スタ（イ）〔Ｂレジスタ〕に転送される。

（ステップ■） 一時記憶レジスタ（イ）〔Ｂレジスタ〕の内容が信号用
ＲＡＭ（ハ）の指標レジスタｆｉ（ｐＡ：ｌで指定され
る番地に格納される。（ステップ■） 信号用ＲＡＭに）の指標レジスタ＠ｃｐＡ１で指定され
る番地の内容が入力レジスタＨ［Ｋレジスタ〕に、また
係数用ＲＯＭ　ｍの指標用レジスタ■〔ＰＢＥで指標さ
れる番地の内容が入力レジスタ■〔Ｌレジスタ〕に転送
される。（ステップ■）乗算器０］）により乗芹が実行
され、その結果が出力レジスタ０３［−Ｍレジスタ〕に
格納される。（ステップ■） 出力レジスタ（至）〔Ｍレジスタ〕の内容と累積用レジ
スタに）〔Ａレジスタ〕の内容とが加算器（ロ）により
加算され、再び累積用レジスタ（ハ）〔Ａレジスタ〕に
格納される。（ステップ■） 一時記憶レジスター〔Ｂレジスタ〕の内容を信号用ＲＡ
Ｍに）の指標レジスタに）［ＰＡ　ｍｌで指定される番
地に格納する。（ステップ■） 入力レジスタに）〔Ｌレジスタ〕の内容を一時記憶レジ
スタ（イ）〔Ｂレジスタ〕に一時記憶する。

（ステップ■） 指標レジスタ（ハ）ＣＰＡＩの内容がｍに等しいか否か
をチェックする。（ステップＯ） 等しくない場合、指標レジスタＣ７１［ＰＡ：］および
（ハ）（ＰＢ　）の内容を１だけ増加させ、ステップ■
にもどる。（ステ゛どプ０） 等しい場合、累積用レジスタ（ハ）〔Ａレジスタ〕には
ｍ段分の演算結果が格納されているので、出力レジスタ
に）〔０レジスタ〕にその内容を転送する。（ステップ
０） 次に、一時記憶レジスタ（イ）〔Ｂレジスタ〕には遅延
出力が記憶され−Ｃいるので、出力レジスタ（イ）〔０
レジスタ〕にその内容を転送する。（ステップ［相］） 以上、　５ＴＡＲＴよりＥＮＤまでを１サンプル時間毎
に実行する事【ζより、ｌユニットｍ段分のｊこたみ込
みＺ匡′儲が実現される。

す、上説明した基本ｆこたみ込み演算ユニットを０段縦
続接続した実施例を爪６図に示す。第６図において、　
（、ｎ７はアンチェリアシング用のローパスフィルタ、
θりはサンプルホールド回路１輪はＡＤコンバータ、　
（４４−１）〜（４４−ｎ）の各々は先に説明した縦続
接続可能なｍ段のたたみ込み演算を実行する基本たたみ
込み演算ユニット、（ハ）はＤＡコン）＜−タ。

（１０はクロック周波数を除去するローパスフィルタで
ある。この第６図に示す構成のデジタルフィルタにまり
、ｎ−ｍ段のたたみ込み演算が容易に実現される。

次にこの第６図のデジタルフィルタを用いて実際の音場
に適した実施例について説明する。

第７図は車室内における音場のインパルス応答の測定の
ブロック図を示している。第７図において、のυはイン
パルス発生器、軽ηはパワーアンプ。

（ｌ］１はスピーカ、＠荀は受聴位置に置かれたマイク
ロフォン、（至）はマイクアンプ、（イ）はインパルス
応答を記録かつ表示するメモリスコープ、（ハ）ηは車
体である０ 第８図は第７図の測定ブロック図で示す条件。

すなわち、車室内にて運転席にマイクロフォン（財）を
配し、スピーカ（至）を右ドアの足もとに配した場合の
インパルス応答の説明図である。この様に特に車室内の
様に小空間においては、遅延時間の短い反射音が発生し
ているのがよく観察され、この反射音が音質、音像定位
の明確さを悪化させている。

この第８図の反射音を含んだ車室内のインパルス応答を
理想インパルスに近似させるため、最小２乗法を用いて
、種々のタップの段数についてめる。そのタップの特性
を第９図〜第１１図の各々（ａ）に示す。第９図はタッ
プ段数が１０２４段、第１０図はタップ段数が２６６段
、第１１図はタップ段数が１２８段の計算結果を示して
いる。

これらのタップの値を第４図の係数用ＲＯＭ（ハ）に格
納したイコライザ旬を、第１２図の様にパワーアンプ四
カの前に挿入する。すなわちスピーカーの入力にはあら
かじめ補正された信号が加わるようにする。この時にス
イッチ國をインパルス発生器θυの方に接続し、車室に
おける音場補正効果を測定する。通常はスイッチ（転）
はデツキ・チューナ等■に接続され、音楽信号等を補正
する。

第９図〜第１１図の各々（ｂ）に車室内での補正効果を
示す。この様にタップ段数の長さに従って車室内の反射
音の抑圧度が変化している。特にタップ段数が１０２４
段の場合は、殆んど反射音が除去されている。つまり、
第１２図のようにイコラツザーを用いることにより、車
室内における。スピーカ關を含むマイクロフォン（財）
までの伝達関数は、無響室における理想スピーカの再生
条件と殆んど同一となり、音質、音像定位が著しく改善
される。

発明の詳細 な説明したように本発明によれば、基本たたみ込み演算
ユニット内部の遅延出力を有効に活かし、外部のハード
ウェアの遅延の必要をな（すばかりでなく、任意の段数
が縦続接続という最も単純でかつタイミングの設計の点
からも最も信頼性の高い構成で得られる。この様にタッ
プ段数を任意に設計できることは、実際の補正を行なう
上で非常に有用である。

【図面の簡単な説明】

第１図は従来のたたみ込み演算ユニットの構成図、第２
図は従来の並列接続形たたみ込み演算装置の構成図、第
８図は本発明の一実施例における第５図は同基本たたみ
込み演算ユニットの動作のフローチャート、第６図は同
基本たたみ込み演算ユニットのｎ段縦続による実施例の
回路ブロック図、第７図は車室内音場計測のための構成
図、第８図は第７図に示す計測の結果であるインパルス
応答の説明図、第９図〜第１１図はタップ段数による補
正効果の説明図、第１２図は本発明の一実施例における
音場補正イコライザを用いた場合の車室内音場計測の１
こめの構成図である。 ？Ｖ・・・入力レジスタ、（財）・・・一時記憶レジス
タ＆に）（ハ）・・・指標レジスタ、（ハ）・・信号用
ＲＡＭ　、（ハ）・・・係数用ＲＯＭ、＠・・・加算器
、（４）・・・累積用レジスタ、翰（至）・・・乗算器
入力レジスタ、０１）・・・乗算器、に）・・・乗算器
出力レジスタ、（イ）・・・出力レジスタ代理人　森木
義弘 第１図 第７図 第β図 （７ｎ＋ｂＩ２ｃ） 第７図 （ａ）　（ｂ）

Claims (1)

【特許請求の範囲】
1. １、　任意に書き込み及び読み出しが可能な記憶素子で
   構成されかつデジタル化の時間軸の間隔であるサンプリ
   ング時間に相当する遅延時間を有するデジタル遅延手段
   と、読み出し専用の記憶素子で構成されかつタップ係数
   を格納してお（記憶手段と、タップ係数と前記遅延手段
   により遅延された信号との乗算を行なう乗算器と、この
   乗算器による乗算結果を累積する加算器と、ｌサンプリ
   ング時間に１回の割合で入力信号を前記遅延手段と前記
   加算器とに切換えて入力する入力切換手段と、最終遅延
   手段の出力と最終加算器の出力とを１サンプリング時間
   に１回の割合で切換えて出力する出力切換手段とを有す
   るたたみ込み演算装置を１ユニツトとして任意の個数の
   ユニットを縦続接続し、ｌサンプリング時間に任意の数
   のタップ段数の演算を行なう構成とした音場補正イコラ
   イザ。