JPH0928000A

JPH0928000A - 信号処理装置

Info

Publication number: JPH0928000A
Application number: JP7197937A
Authority: JP
Inventors: Kenji Muraki; 健司村木; Megumi Kageyama; 惠蔭山; Hiroshi Yasuda; 博安田; Hiroshi Marukawa; 博史丸川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-07-12
Filing date: 1995-07-12
Publication date: 1997-01-28

Abstract

(57)【要約】（修正有）【課題】少ない演算量で頭外音像定位の信号処理を行
なうことができる信号処理装置を提供する。【解決手段】ＬとＲとを加算する加算手段103と、Ｌ
からＲを減算する減算手段104と、ＬとＲとの加算デー
タを記憶する第１データ記憶手段105、114、120と、Ｌ
からＲの減算データを記憶する第２データ記憶手段10
8、117、123と、インパルス応答（Ｈｓ）とインパルス
応答（Ｈｘ）との和を記憶する第１係数記憶手段106、1
15、121と、ＨｓとＨｘとの差を記憶する第２係数記憶
手段109、118、124と、第１データ記憶手段のデータと
第１係数記憶手段のインパルス応答とを畳み込む第１の
積和演算手段107、116、122と、第２データ記憶手段の
データと第２係数記憶手段のインパルス応答とを畳み込
む第２積和演算手段110、119、125と、第１及び第２積
和演算手段の出力を加算する加算手段138と、第１積和
演算手段の出力から第２積和演算手段の出力を減算する
減算手段139とを設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、イヤホン、ヘッドホン
などで聴取する音声信号の信号処理を行なう信号処理装
置に関し、特に、音像位置の定位処理を少ない演算量で
実行できるようにしたものである。

【０００２】

【従来の技術】近年、ヘッドホンステレオやポータブル
ＣＤプレーヤなど、ヘッドホンを用いて音楽を楽しむ機
器が普及してきている。これらの機器の再生音をヘッド
ホンで聴取する場合、再生音像が頭内に定位し、不自然
に聞こえるという問題点があった。この点を解決するた
め、信号処理装置を用いて音像が頭外にあるように音声
信号を頭外音像定位処理する方法が特開平５−１６８０
９７号公報「頭外音像定位ステレオ受聴器受聴方式」な
どで提案されている。

【０００３】この頭外音像定位処理を行なう従来の信号
処理装置について説明する。

【０００４】まず、頭外音像定位の原理について説明す
る。図５（ａ）に示すように、聴取者が頭外の実音源Ｓ
からの音を聞く場合、音源から放射される信号をｓ、音
源から聴取者の左右の鼓膜までのインパルス応答をＨ
Ｌ、ＨＲとすると、左右の鼓膜での信号ＴＬ、ＴＲはＴＬ＝ｓ＊ＨＬＴＲ＝ｓ＊ＨＲ（１）となる。

【０００５】また、図５（ｂ）に示すように、聴取者が
ステレオイヤホンで音を聞く場合、ステレオイヤホンの
左右の発音体から放射される信号をｓＬ、ｓＲ、発音体
から鼓膜までのインパルス応答をＨｈとすれば、鼓膜で
の信号ＴＬ、ＴＲはＴＬ＝ｓＬ＊ＨｈＴＲ＝ｓＲ＊Ｈｈ（２）となる。

【０００６】ここで、ｓＬ、ｓＲをｓＬ＝Ｈｈ^-1＊ＨＬ＊ｓｓＲ＝Ｈｈ^-1＊ＨＲ＊ｓ（３）のようにすれば、式（１）と式（２）とのＴＬ及びＴＲ
が等しくなる。即ち、ステレオイヤホンから鼓膜までの
逆インパルス応答と、頭外の実音源から鼓膜までのイン
パルス応答とを畳み込んだインパルス応答で入力信号ｓ
を処理した信号ｓＬ、ｓＲをステレオイヤホンに与える
ことによって、ステレオイヤホンから聞く音と実音源か
ら聞く音とが等しくなり、ステレオイヤホンによる頭外
音像定位が実現できる。

【０００７】この頭外の実音源から鼓膜までのインパル
ス応答の測定には、（１）無響室のような自由空間にお
いて、頭部や耳介などだけによるインパルス応答を測定
する方法と、（２）普通の部屋（有響室）で部屋の反射
音・残響音も含めたインパルス応答を測定する方法とが
あるが、部屋の反射音・残響音がある方が頭外音像定位
しやすいため、（２）の方法でインパルス応答が測定さ
れる。普通の部屋で測定する場合、インパルス応答の時
間長（インパルス応答の収束時間）は１００ｍｓ程度で
あるが、頭外音像定位するためには、この内の最初の２
０〜４０ｍｓ程度が必要である。図６に頭外の実音源か
ら鼓膜までのインパルス応答の測定例を示す。図６にお
いて上側は左側音源から左耳へのインパルス応答、下側
は左側音源から右耳へのインパルス応答である。

【０００８】また、ステレオイヤホンの種類によって
は、ステレオイヤホンの発音体から鼓膜までのインパル
ス応答が単位サンプル数列δ（ｎ）と見なせる場合があ
り、このときは、逆インパルス応答も単位サンプル数列
δ（ｎ）と見なせるので、式（３）のＨｈ^-1は省略でき
る。

【０００９】実音源が複数存在するときは、各音源から
の入力信号のそれぞれに前述の処理を施し、それらを加
算してステレオイヤホンで再生することにより、頭外音
像定位が実現できる。

【００１０】次に、２つの実音源について頭外音像定位
処理を行なう従来の信号処理装置の構成について説明す
る。この装置は、図７に示すように、右音源から右耳へ
のインパルス応答ＨＲＲを記憶した第１の記憶回路703
と、右チャンネル入力信号Ｒ701と第１の記憶回路703の
インパルス応答ＨＲＲとを畳み込む第１の畳み込み演算
器704と、右音源から左耳へのインパルス応答ＨＲＬを
記憶した第２の記憶回路705と、右チャンネル入力信号
Ｒ701と第２の記憶回路705のインパルス応答ＨＲＬとを
畳み込む第２の畳み込み演算器706と、左音源から右耳
へのインパルス応答ＨＬＲを記憶した第３の記憶回路70
7と、左チャンネル入力信号Ｌ702と第３の記憶回路707
のインパルス応答ＨＬＲとを畳み込む第３の畳み込み演
算器708と、左音源から左耳へのインパルス応答ＨＬＬ
を記憶した第４の記憶回路709と、左チャンネル入力信
号Ｌ702と第４の記憶回路709のインパルス応答ＨＬＬと
を畳み込む第４の畳み込み演算器710と、第１の畳み込
み演算器704の出力信号と第３の畳み込み演算器708の出
力信号とを加算する右耳用加算器711と、第２の畳み込
み演算器706の出力信号と第４の畳み込み演算器710の出
力信号とを加算する左耳用加算器712と、右耳用加算器7
11及び左耳用加算器712の出力信号を再生するステレオ
イヤホン713とを備えている。

【００１１】この信号処理装置では、右チャンネル入力
信号Ｒと右音源から右耳へのインパルス応答ＨＲＲとの
畳み込みを第１の畳み込み演算器704が演算し、左チャ
ンネル入力信号Ｌと左音源から右耳へのインパルス応答
ＨＬＲとの畳み込みを第３の畳み込み演算器708が演算
し、それらの演算結果を右耳用加算器711が加算してス
テレオイヤーホン713の右耳用発音体に入力する。

【００１２】また、左チャンネル入力信号Ｌと左音源か
ら左耳へのインパルス応答ＨＬＬとの畳み込みを第４の
畳み込み演算器710が演算し、右チャンネル入力信号Ｒ
と右音源から左耳へのインパルス応答ＨＲＬとの畳み込
みを第２の畳み込み演算器706が演算し、それらの演算
結果を左耳用加算器712が加算してステレオイヤーホン7
13の左耳用発音体に入力する。

【００１３】このステレオイヤホン713の左右の発音体
に供給される信号をＬ’、Ｒ’とすると、これらは次式
（４）によって表される。

【００１４】Ｌ’＝Ｌ＊ＨＬＬ＋Ｒ＊ＨＲＬＲ’＝Ｌ＊ＨＬＲ＋Ｒ＊ＨＲＲ（４）このＬ’及びＲ’をステレオイヤホン713で再生するこ
とにより頭外音像定位が実現できる。

【００１５】

【発明が解決しようとする課題】しかし、従来の構成で
は、演算量が多いという問題点がある。ディジタルオー
ディオ信号に対して頭外音像定位処理をする場合、サン
プリング周波数は４４．１ｋＨｚまたは４８ｋＨｚのこ
とが多い。この場合、インパルス応答ＨＬＬなどはそれ
ぞれ２０〜４０ｍｓ程度必要であるから、サンプル数に
直すと約１０００〜２０００となる。従って、畳み込み
に要する乗算回数は延べ４０００〜８０００回程度とな
る。一方、サンプリング周期は約２０μｓ、乗算器の処
理時間は５０ｎｓ程度であるから、１サンプリング周期
内に実行できる乗算回数は４００回程度である。このた
め、頭外音像定位処理は複数の乗算器を用いなければ処
理できず、ハードウェア規模が大きくなり、コストも高
くなる。また、演算回数が多くなると消費電流も増え、
ポータブルオーディオ機器など電池駆動の機器では電池
寿命を縮めるという問題もある。

【００１６】本発明は、こうした従来の問題点を解決す
るものであり、少ない演算量で頭外音像定位の信号処理
を行なうことができる信号処理装置を提供することを目
的としている。

【００１７】

【課題を解決するための手段】そこで、本発明では、第
１の入力信号（Ｌ）と第２の入力信号（Ｒ）とから、聴
取者の左右に位置した発音体に供給する信号を生成する
信号処理装置において、ＬとＲとを加算する入力信号加
算手段と、ＬからＲを減算する入力信号減算手段と、Ｌ
とＲとの加算されたデータを記憶する第１のデータ記憶
手段と、ＬからＲが減算されたデータを記憶する第２の
データ記憶手段と、第１のインパルス応答（Ｈｓ）と第
２のインパルス応答（Ｈｘ）との和を記憶する第１の係
数記憶手段と、ＨｓとＨｘとの差を記憶する第２の係数
記憶手段と、第１のデータ記憶手段に記憶されたデータ
と第１の係数記憶手段に記憶されたインパルス応答とを
畳み込む第１の積和演算手段と、第２のデータ記憶手段
に記憶されたデータと第２の係数記憶手段に記憶された
インパルス応答とを畳み込む第２の積和演算手段と、第
１の積和演算手段の出力信号と第２の積和演算手段の出
力信号とを加算する出力信号加算手段と、第１の積和演
算手段の出力信号から第２の積和演算手段の出力信号を
減算する出力信号減算手段とを設けている。

【００１８】また、各データ記憶手段、各係数記憶手段
及び各積和演算手段から成る畳み込み手段を少なくとも
二つ設け、第１の畳み込み手段が入力信号とインパルス
応答とを第１のサンプリング周波数で処理し、第２の畳
み込み手段が入力信号とインパルス応答とを第１のサン
プリング周波数よりも低い第２のサンプリング周波数で
処理し、第２の畳み込み手段の処理結果が第１のサンプ
リング周波数に変換されて第１の畳み込み手段の処理結
果と加算され、加算結果が出力信号加算手段及び出力信
号減算手段に出力信号として入力されるように構成して
いる。

【００１９】また、Ｌを記憶する第１のデータ記憶手段
と、第１のインパルス応答（ＨＬＬ）を記憶する第１の
係数記憶手段と、ＬとＨＬＬとを畳み込む第１の積和演
算手段と、第２のインパルス応答（ＨＬＲ）を記憶する
第２の係数記憶手段と、ＬとＨＬＲとを畳み込む第２の
積和演算手段と、Ｒを記憶する第２のデータ記憶手段
と、第３のインパルス応答（ＨＲＬ）を記憶する第３の
係数記憶手段と、ＲとＨＲＬとを畳み込む第３の積和演
算手段と、第４のインパルス応答（ＨＲＲ）を記憶する
第４の係数記憶手段と、ＲとＨＲＲとを畳み込む第４の
積和演算手段と、第１の積和演算手段の出力信号と第３
の積和演算手段の出力信号とを加算する第１の加算手段
と、第２の積和演算手段の出力信号と第４の積和演算手
段の出力信号とを加算する第２の加算手段とを設けると
ともに、各データ記憶手段、各係数記憶手段及び各積和
演算手段から成る畳み込み手段を少なくとも二つ設け、
第１の畳み込み手段が入力信号とインパルス応答とを第
１のサンプリング周波数で処理し、第２の畳み込み手段
が入力信号とインパルス応答とを第１のサンプリング周
波数よりも低い第２のサンプリング周波数で処理し、第
２の畳み込み手段の処理結果が第１のサンプリング周波
数に変換されて第１の畳み込み手段の処理結果と加算さ
れ、加算結果が第１の加算手段及び第２の加算手段に出
力信号として入力されるように構成している。

【００２０】また、第１の畳み込み手段における各デー
タ記憶手段及び各係数記憶手段の語長が、第２の畳み込
み手段における各データ記憶手段及び各係数記憶手段の
語長より長くなるように、各データ記憶手段及び各係数
記憶手段の語長を設定している。

【００２１】また、第１の畳み込み手段の処理結果と第
２の畳み込み手段の処理結果との加算結果に対する出力
レベルを制御する第１の制御手段と、第２の畳み込み手
段の処理結果に対する出力レベルを制御する第２の制御
手段とを設け、第１の制御手段が加算結果に対する出力
レベルを小さくしたとき、第２の制御手段が第２の畳み
込み手段の処理結果に対する出力レベルを大きくするよ
うに構成している。

【００２２】さらに、各係数記憶手段に、０になる範囲
だけが狭くなるように下位ビットを語長制限したインパ
ルス応答の係数を格納している。

【００２３】

【作用】入力信号加算手段と入力信号減算手段とを備え
る装置では、出力信号加算手段の出力信号ｕＬ及び出力
信号減算手段の出力信号ｕＲは、次式（５）で示すよう
に、ｕＬ＝（Ｌ＋Ｒ）＊（Ｈｓ＋Ｈｘ）＋（Ｌ−Ｒ）＊（Ｈｓ−Ｈｘ）＝２（Ｌ＊Ｈｓ＋Ｒ＊Ｈｘ）ｕＲ＝（Ｌ＋Ｒ）＊（Ｈｓ＋Ｈｘ）−（Ｌ−Ｒ）＊（Ｈｓ−Ｈｘ）＝２（Ｒ＊Ｈｓ＋Ｌ＊Ｈｘ）（５）で表される。

【００２４】このｕＬ、ｕＲは、式（４）において、左
音源から左耳へのインパルス応答ＨＬＬと右音源から右
耳へのインパルス応答ＨＲＲとを同じと見なしてＨｓと
おき、左音源から右耳へのインパルス応答ＨＬＲと右音
源から左耳へのインパルス応答ＨＲＬとを同じと見なし
てＨｘとおいたときの出力信号Ｌ’、Ｒ’の２倍に相当
している。この構成では、従来の回路構成に比べて、半
分の乗算回路で出力信号を得ることができる。

【００２５】また、畳み込み手段を複数設けた装置で
は、第１の畳み込み手段が、インパルス応答の初めの部
分を第１のサンプリング周波数のままで処理し、第２の
畳み込み手段が、インパルス応答の後の部分を、第１の
サンプリング周波数より低いサンプリング周波数で処理
する。こうすることにより、聴感を劣化させることな
く、信号処理における乗算回数を減らすことができる。
この構成は、従来の信号処理装置に導入した場合でも、
演算量の削減を実現できる。

【００２６】また、第１の畳み込み手段よりも低精度の
畳み込み演算を行なう第２の畳み込み手段では、各デー
タ記憶手段及び各係数記憶手段に記憶するデータまたは
係数の語長を、第１の畳み込み手段の各データ記憶手段
及び各係数記憶手段に記憶するデータまたは係数の語長
よりも短く設定する。こうすることにより、第２の畳み
込み手段における各記憶手段の容量を小さくすることが
でき、全体の回路規模を縮小することができる。

【００２７】また、出力レベルを制御する第１及び第２
の制御手段を設けた装置では、全体の音量を第１の制御
手段で下げたときでも、第２の制御手段により、第２の
畳み込み手段の処理結果、即ち、インパルス応答の後の
部分による処理結果、の出力レベルを上げることによ
り、音像の頭外感を補償することができる。

【００２８】また、インパルス応答の係数におけるＬＳ
Ｂ側を語長制限する場合に、単純に四捨五入したので
は、インパルス応答の振幅が小さい部分で殆どの係数が
０になり、音像の頭外感が劣化する。この語長制限にお
いて、０になる範囲だけが狭くなるように語長制限の設
定を変えることにより、この頭外感の劣化を防ぐことが
できる。

【００２９】

【実施例】実施例の信号処理装置は、左音源から左耳へ
のインパルス応答ＨＬＬと右音源から右耳へのインパル
ス応答ＨＲＲとが同じ（Ｈｓ）であり、また、左音源か
ら右耳へのインパルス応答ＨＬＲと右音源から左耳への
インパルス応答ＨＲＬとが同じ（Ｈｘ）である場合、つ
まり、音像を頭外正中面に定位させる場合の信号処理を
行なう。

【００３０】この装置では、乗算回数を減らすために、
一方の入力信号（Ｌ）と他方の入力信号（Ｒ）との加算
値（Ｌ＋Ｒ）とＨｓ＋Ｈｘとを畳み込み、また、ＬとＲ
との減算値（Ｌ−Ｒ）とＨｓ−Ｈｘとを畳み込み、それ
らの畳み込み演算結果を加算して一方の出力信号を算出
し、また、前者の畳み込み演算結果から後者の畳み込み
演算結果を減算して他方の出力信号を算出している。

【００３１】また、この装置では、入力信号とインパル
ス応答との畳み込み演算の精度を、聴感上問題が生じな
い範囲で引き下げ、それにより乗算回数を減らしてい
る。そのために、インパルス応答を、応答開始直後の振
幅が大きい部分と、その後の応答の振幅が小さい部分
（実施例では、この部分をさらに２つに分けている）と
に分け、振幅の大きい部分では、高精度の畳み込み演算
を行ない、振幅が小さい部分では、低精度の畳み込み演
算を行なっている。

【００３２】また、低精度の畳み込み演算に合わせて入
力信号のサンプル数を減じるダウンサンプリングを入力
信号に施し、その後、低精度の畳み込み演算結果を高精
度の畳み込み演算結果と合算するために、サンプリング
数を元に戻すオーバーサンプリングを行なっている。

【００３３】この信号処理装置は、図１に示すように、
第１の信号（Ｌ）の入力端子101と、第２の信号（Ｒ）
の入力端子102と、ＬとＲとを加算する第１の加算器103
と、ＬからＲを減算する第１の減算器104と、第１の加
算器103の出力信号を記憶する第１のデータＲＡＭ105
と、第１の減算器104の出力信号を記憶する第２のデー
タＲＡＭ108と、第１のインパルス応答（Ｈｓ）と第２
のインパルス応答（Ｈｘ）との和の第１の部分を記憶す
る第１の係数ＲＡＭ106と、第１のデータＲＡＭ105に記
憶されたデータと第１の係数ＲＡＭ106に記憶されたデ
ータとの積和を計算する第１の積和器107と、ＨｓとＨ
ｘとの差の第１の部分を記憶する第２の係数ＲＡＭ109
と、第２のデータＲＡＭ108に記憶されたデータと第２
の係数ＲＡＭ109に記憶されたデータとの積和を計算す
る第２の積和器110とを備えており、この第１のデータ
ＲＡＭ105、第２のデータＲＡＭ108、第１の係数ＲＡＭ
106、第１の積和器107、第２の係数ＲＡＭ109及び第２
の積和器110が高精度の畳み込み演算を行なう第１の畳
み込み部144を形成している。

【００３４】また、サンプリング変換の際のエリアシン
グ（折り返し歪み）を防止するＬＰＦ（低域通過フィル
タ）の係数が保持されるＬＰＦ係数ＲＯＭ111と、第１
のデータＲＡＭ105に記憶されたデータとＬＰＦ係数Ｒ
ＯＭ111に記憶されたデータとの積和を計算する第３の
積和器112と、第２のデータＲＡＭ108とＬＰＦ係数ＲＯ
Ｍ111とのデータの積和を計算する第４の積和器113とを
備えており、このＬＰＦ係数ＲＯＭ111、第３の積和器1
12及び第４の積和器113が入力信号のサンプル数を減じ
るダウンサンプル部145を形成している。

【００３５】また、第３の積和器112の出力信号を記憶
する第３のデータＲＡＭ114と、ＨｓとＨｘとの和の第
２の部分を記憶する第３の係数ＲＡＭ115と、第３のデ
ータＲＡＭ114に記憶されたデータと第３の係数ＲＡＭ1
15に記憶されたデータとの積和を計算する第５の積和器
116と、第４の積和器113の出力信号を記憶する第４のデ
ータＲＡＭ117と、ＨｓとＨｘとの差の第２の部分を記
憶する第４の係数ＲＡＭ118と、第４のデータＲＡＭ117
に記憶されたデータと第４の係数ＲＡＭ118に記憶され
たデータとの積和を計算する第６の積和器119とを備え
ており、この第３のデータＲＡＭ114、第３の係数ＲＡ
Ｍ115、第５の積和器116、第４のデータＲＡＭ117、第
４の係数ＲＡＭ118及び第６の積和器119が低精度の畳み
込み演算を行なう第２の畳み込み部146を形成してい
る。

【００３６】また、第３のデータＲＡＭ114の出力信号
を記憶する第５のデータＲＡＭ120と、ＨｓとＨｘとの
和の第３の部分を記憶する第５の係数ＲＡＭ121と、第
５のデータＲＡＭ120に記憶されたデータと第５の係数
ＲＡＭ121に記憶されたデータとの積和を計算する第７
の積和器122と、第４のデータＲＡＭ117の出力信号を記
憶する第６のデータＲＡＭ123と、ＨｓとＨｘとの差の
第３の部分を記憶する第６の係数ＲＡＭ124と、第６の
データＲＡＭ123に記憶されたデータと第６の係数ＲＡ
Ｍ124に記憶されたデータとの積和を計算する第８の積
和器125とを備えており、この第５のデータＲＡＭ120、
第５の係数ＲＡＭ121、第７の積和器122、第６のデータ
ＲＡＭ123、第６の係数ＲＡＭ124及び第８の積和器125
が低精度の畳み込み演算を行なう第３の畳み込み部147
を形成している。

【００３７】また、第５の積和器116の出力信号と与え
られた係数とを乗算する第１の乗算器126と、第７の積
和器122の出力信号と与えられた係数とを乗算する第２
の乗算器127と、第１の乗算器126の出力信号と第２の乗
算器127の出力信号とを加算する第２の加算器128と、第
６の積和器119の出力信号と与えられた係数とを乗算す
る第３の乗算器129と、第８の積和器125の出力信号と与
えられた係数とを乗算する第４の乗算器130と、第３の
乗算器129の出力信号と第４の乗算器130の出力信号とを
加算する第３の加算器131と、第２の加算器128の出力信
号を記憶する第７のデータＲＡＭ132と、第７のデータ
ＲＡＭ132に記憶されたデータとＬＰＦ係数ＲＯＭ111に
記憶されたデータとの積和を計算する第９の積和器133
と、第３の加算器131の出力信号を記憶する第８のデー
タＲＡＭ134と、第８のデータＲＡＭ134に記憶されたデ
ータとＬＰＦ係数ＲＯＭ111に記憶されたデータとの積
和を計算する第１０の積和器135とを備えており、この
第７のデータＲＡＭ132、第９の積和器133、第８のデー
タＲＡＭ134及び第１０の積和器135がサンプリング数を
元に戻すオーバーサンプル部148を形成している。

【００３８】さらに、第１の積和器107の出力信号と第
９の積和器133の出力信号とを加算して入力信号の和
（Ｌ＋Ｒ）とインパルス応答の和（Ｈｓ＋Ｈｘ）との畳
み込み演算結果を出力する第４の加算器136と、第２の
積和器110の出力信号と第１０の積和器135の出力信号と
を加算して入力信号の差（Ｌ−Ｒ）とインパルス応答の
差（Ｈｓ−Ｈｘ）との畳み込み演算結果を出力する第５
の加算器137と、第４の加算器136の出力信号と第５の加
算器137の出力信号とを加算する第６の加算器138と、第
４の加算器136の出力信号から第５の加算器137の出力信
号を引く第２の減算器139と、第６の加算器138の出力信
号と与えられた係数とを乗算する第５の乗算器140と、
第２の減算器137の出力信号と与えられた係数とを乗算
する第６の乗算器141と、第５の乗算器140の出力信号を
出力するＬ’出力端子142と、第６の乗算器141の出力信
号を出力するＲ’出力端子143とを備えている。

【００３９】このように、この信号処理装置では、第
１、第２及び第３の畳み込み部144、146、147を設け、
第２及び第３の畳み込み部146、147では、ダウンサンプ
ルした低いサンプリング周波数で畳み込み演算を行なっ
ている。これは、インパルス応答の波形の特性を利用し
て畳み込み演算量を削減するための措置である。

【００４０】インパルス応答は図６に示したような波形
である。従って、第１のインパルス応答（Ｈｓ）及び第
２のインパルス応答（Ｈｘ）の和・差とも、初めの部分
に最も大きな直接波があり、いくつかの大きな反射波が
続き、後部は一つ一つの反射波が区別できない残響とな
る。一般的に部屋の壁面で音波が反射される場合には高
域の方が低域に比べて大きく減衰する。特に多重反射さ
れた成分で構成される残響部は、高域がかなり減衰して
いる。従って、インパルス応答の周波数特性の時間変化
について考えると、インパルス応答の内、反射波が中心
となる部分は周波数帯域制限をしても聴感に対する影響
は小さい。聴感実験によれば、１０ｋＨｚまでの周波数
帯域があれば、聴感上ほとんど問題ない。そこで、本実
施例ではこの部分に対応する第２及び第３畳み込み部14
6、147でのインパルス応答を１／２の周波数帯域に制限
し、第３、第４、第５及び第６係数ＲＡＭ115、118、12
1、124には、周波数帯域制限したインパルス応答の１サ
ンプルおきの係数を格納している。

【００４１】また、インパルス応答の各係数を格納する
係数ＲＡＭにおける語長は、第１の畳み込み部144より
も第２の畳み込み部146の方が短く、また、第２の畳み
込み部146よりも第３の畳み込み部147の方がさらに短く
設定している。また、これは入力データを格納するデー
タＲＡＭにおいても同様である。図１における各ＲＡＭ
及びＲＯＭの下側の数字は語長とデータ数とを表してお
り、例えば９×６４は９ビットのデータが６４個あるこ
とを示している。

【００４２】この係数ＲＡＭに格納する係数の語長は、
次の点を考慮して設定する。

【００４３】第１に、第１〜６の係数ＲＡＭでは、第１
及び第２のインパルス応答の和または差を記憶するか
ら、オーバーフロウを防ぐため、それぞれのインパルス
応答が単独で必要な語長よりも１ビット長い語長にする
必要がある。

【００４４】第２に、周波数帯域制限したインパルス応
答の係数を格納する第３〜第６の係数ＲＡＭでは、イン
パルス応答のＭＳＢ側のデータを減らすことが可能であ
る。第３に、畳み込み演算結果として出力される下位ビ
ットの範囲から、係数のＬＳＢ側の語長を予め制限する
ことが可能である。例えば、１６ビットのデータを掛け
合わせれば３１ビットになり、また、掛け算結果を加算
すれば、語長はさらに多くなる。ところがＤ／Ａ変換器
は通常１６ビット程度の精度のものを用いるから、下位
ビットは出力されない。そこで、下位ビットが出力され
ないならば、始めから係数の下位（ＬＳＢ）側を制限し
ても聴感に影響がないことになる。下位ビットを制限す
ることは、インパルス応答の振幅は保ちながら、分解能
を粗くするという見方もできる。実際に何ビット制限で
きるかは、畳み込みに使うインパルス応答の振幅を考慮
しながら聴感評価により決める。

【００４５】なお、ＬＳＢ側を制限する場合には、通常
は四捨五入を行なう。しかし、残響部分など、もともと
振幅が小さい部分では四捨五入するとほどんどの係数が
０になってしまう可能性がある。この場合、頭外感が劣
化する。そこで、０に語長制限される範囲だけを狭くす
る。例えば、図２に示すように２の補数表示の４ビット
データを２ビットに制限する場合、制限（１）に示すよ
うに、普通に四捨五入する、即ち元データの３ビット目
に１を加え上位２ビットを切り出せば、０００１〜１１
１０の４つが００になる。ところが制限（２）のよう
に、００００と１１１１だけを０にすれば、語長制限の
結果発生する０を少なくすることができ、頭外感の劣化
を防ぐことができる。以上は４ビットの係数を２ビット
に語長制限する例について述べたが、他のビットの組み
合わせにも応用できるのはもちろんである。

【００４６】これまでに述べた係数の語長制限と周波数
帯域制限（ダウンサンプリング）とが具体的にどのよう
に実施されるかについて図３を用いて説明する。図３
（ａ）は第１及び第２のインパルス応答の和の波形図、
図３（ｂ）は図３（ａ）をＬＰＦ処理した波形図であ
る。

【００４７】本実施例では、それぞれのインパルス応答
を４４．１ｋＨｚ、１６ビットでサンプリングし、和と
差を計算する。そして、和の初めの６４点（図３（ａ）
参照）を第１の係数ＲＡＭ106に、差の初めの６４点を
第２の係数ＲＡＭ109に格納する。この部分はインパル
ス応答の振幅が最も大きいところであるから、ＭＳＢ側
は制限しない。ＬＳＢ側を８ビット制限し、加算マージ
ンを１ビットとって、係数語長を９ビットとする。即ち
＋６５５３５〜−６５５３６の間を分解能２５６で表現
する。

【００４８】６４点より後ろの部分は１／２ダウンサン
プル処理、即ち、サンプリング周波数２２．０５ｋＨｚ
にする。ダウンサンプル処理は、予め十分な精度実行し
ておき、その結果を係数ＲＡＭへ格納すればよい。具体
的には遮断周波数１０ｋＨｚ、帯域内リップル０．１ｄ
Ｂ、減衰量１００ｄＢの直線位相ＬＰＦが１６１タップ
で実現できるので、このようなＬＦＰでインパルス応答
を処理し、１サンプルおきの係数を係数ＲＡＭへ格納す
る。なお、直線位相フィルタはタップ数の半分の遅延が
発生するので、本実施例の場合には、ＬＰＦ出力の１４
４（＝８０＋６４）よりも後ろの部分を１サンプルおき
に使用する。

【００４９】第３の係数ＲＡＭ115と第４の係数ＲＡＭ1
18には、帯域制限したインパルス応答の１４５点以降を
１点おきに２５６点、ＭＳＢ側を１ビット、ＬＳＢ側を
８ビット制限し、加算マージン１ビットを加えて語長８
ビットで格納する（図３（ｂ））。第５の係数ＲＡＭ12
1と第６の係数ＲＡＭ124には、第３の係数ＲＡＭ115ま
たは第４の係数ＲＡＭ118に格納した以降を、同様に、
２２４点、ＭＳＢ側２ビット、ＬＳＢ側８ビット制限
し、加算マージン１ビットを加えて、係数語長７ビット
で格納する。

【００５０】これらの係数は、予め測定され、語長制
限、周波数帯域制限されて、信号処理装置外部の制御装
置（図示せず）に格納されているものとする。そして、
処理を始める前に、信号処理装置外部の制御装置（図示
せず）から第１〜第６の係数ＲＡＭへ転送される。ま
た、処理中にも必要に応じて係数の全部、または、一部
を書き換えることも可能である。さらに、使用目的によ
っては、ＲＡＭをＲＯＭとすることもできる。ＲＯＭは
ＲＡＭよりも回路規模（ＩＣ化した場合チップ面積）が
小さくなり、コストは安くなる。

【００５１】以上が係数ＲＡＭに格納する係数について
の説明である。

【００５２】次に、ＬＰＦ（低域通過フィルタ）係数Ｒ
ＯＭ111に格納する係数について説明する。このＬＰＦ
は入力信号のダウンサンプル／オーバーサンプル時にエ
リアジングを防止するために用いる。本実施例では遮断
周波数１０ｋＨｚ、帯域内利得０ｄＢ、帯域内リップル
０．４５ｄＢ、減衰量４０ｄＢ、６３タップの直線位相
ＬＰＦを８ビット係数で実現する。なお、このＬＰＦの
遅延は３２サンプルである。

【００５３】以上のように構成された本実施例の信号処
理装置の動作について説明する。

【００５４】まず、処理のサンプリング周波数Ｆｓにつ
いて説明する。Ｌ入力端子101、Ｒ入力端子102からダウ
ンサンプル部145の入力段までと、オーバーサンプル部1
48からＬ’出力端子142、Ｒ’出力端子143までは４４．
１ｋＨｚで処理する。ダウンサンプル部145からオーバ
ーサンプル部148の入力段まではサンプリング周波数２
２．０５ｋＨｚとする（図１参照）。

【００５５】次に、処理全体の概要を述べる。

【００５６】第１の加算器103では第１及び第２の入力
信号が加算され（Ｌ＋Ｒ）が出力される。この和信号
（Ｌ＋Ｒ）は第１の畳み込み部144で（Ｈｓ＋Ｈｘ）と
畳み込まれる。同様に第１の減算器104の出力信号（Ｌ
−Ｒ）も第１の畳み込み部144で（Ｈｓ−Ｈｘ）と畳み
込まれる。

【００５７】ダウンサンプル部145では入力信号の和・
差信号を１／２のサンプリング周波数でＬＰＦ処理す
る。ダウンサンプルされた和・差信号は第２の畳み込み
部146、第３の畳み込み部147で、それぞれ、インパルス
応答の和・差信号と畳み込まれる。第２の畳み込み部14
6、第３の畳み込み部147の畳み込み出力信号は、第２の
加算器128、第３の加算器131で加算される。そして、オ
ーバーサンプル部148においてサンプリング周波数４
４．１ｋＨｚでＬＰＦ処理される。

【００５８】オーバーサンプル部148の出力信号は、第
４の加算器136、第５の加算器137で第１の畳み込み部14
4の畳み込み結果と加算される。第４の加算器136と第５
の加算器137の出力信号は第６の加算器138で加算される
が、加算結果は（Ｌ＋Ｒ）＊（Ｈｓ＋Ｈｘ）＋（Ｌ−
Ｒ）＊（Ｈｓ−Ｈｘ）であり、整理すれば２（Ｌ＊Ｈｓ
＋Ｒ＊Ｈｘ）である（分かり易くするために、入力信
号、係数のダウンサンプリングは省略して表現してい
る）。同様に第２の減算器139の出力信号は２（Ｒ＊Ｈ
ｓ＋Ｌ＊Ｈｘ）である。従って、左音源から左耳へのイ
ンパルス応答ＨＬＬと右音源から右耳へのインパルス応
答ＨＲＲとを同じと見なしてＨｓとおき、左音源から右
耳へのインパルス応答ＨＬＲと右音源から左耳へのイン
パルス応答ＨＲＬとを同じと見なしてＨｘとおいた場
合、これらの出力信号は前述した式（４）の出力信号を
２倍したものと見なせる。

【００５９】第６の加算器138の出力信号をＬ’出力端
子142から、また、第２の減算器139の出力信号をＲ’出
力端子143から出力する。

【００６０】以上が処理の概要である。

【００６１】以下、各部の詳細を説明していく。

【００６２】まず、Ｌ（第１の入力信号）及びＲ（第２
の入力信号）は、ＣＤプレーヤやＤＡＴなどが出力する
１６ビットのディジタルオーディオ信号が考えられる。
第１の加算器103と第１の減算器104は、１６ビットの信
号を加算または減算するので、オーバーフロウを防止す
るため１７ビット出力とする。

【００６３】次に、第１〜６のデータＲＡＭの語長は、
次の２点を考慮して設定する。

【００６４】第１に、データＲＡＭは、第１及び第２の
信号データの和、差を記憶するから、オーバーフロウを
防ぐため、それぞれの信号データが単独で必要な語長よ
りも１ビット長い語長にする必要がある。

【００６５】第２に、係数の語長制限の場合と同様、畳
み込み演算結果として出力される下位ビットの範囲か
ら、信号データのＬＳＢ側の語長を予め制限することが
可能である。また、畳み込みの係数（インパルス応答）
の後部は振幅が小さいため、信号データ側の分解能もこ
れに合わせて小さくすることができ、その意味からも信
号データのＬＳＢ側の語長を制限できる。本実施例で
は、ＬＳＢ側の語長制限は第２、第３の畳み込み部14
6、147のデータＲＡＭ114、117、120、123において実施
する。

【００６６】第１の畳み込み部144では、第１の加算器1
03の出力データが第１のデータＲＡＭ105に、また、第
１の減算器104の出力データが第２のデータＲＡＭ108に
格納される。第１のデータＲＡＭ105と第２のデータＲ
ＡＭ108とはリングバッファを構成し、最新の６４点の
データを保持する。この６４点の部分は畳み込むインパ
ルス応答の振幅が最も大きいところであるから、語長制
限をせず、１７ビットとする。そして、第１のデータＲ
ＡＭ105のデータと第１の係数ＲＡＭ106の係数は積和器
107で畳み込まれる。第２のデータＲＡＭ108のデータと
第２の係数ＲＡＭ109の係数は積和器110で畳み込まれ
る。

【００６７】次に、ダウンサンプル部145で行なう、信
号データの周波数帯域制限について説明する。

【００６８】係数の帯域制限で説明した通り、インパル
ス応答の内、反射波が中心となる部分は周波数帯域制限
をしても聴感に対する影響は小さい。そこで、データも
係数のダウンサンプリングに合わせてダウンサンプルす
る。本実施例では、６４点より後ろの部分を１／２ダウ
ンサンプル処理、即ち、サンプリング周波数２２．０５
ｋＨｚで処理する。

【００６９】データのダウンサンプリングは入力データ
を実時間（サンプリング周波数が２２．０５ｋＨｚの場
合４５．４μｓ以内）で処理しなければならない。この
ため、フィルタ規模は制約される。具体的には、ＬＰＦ
係数ＲＯＭのところで説明した通り、遮断周波数１０ｋ
Ｈｚ、帯域内リップル０．４５ｄＢ、減衰量４０ｄＢの
直線位相ＬＰＦが６３タップで実現できるので、このＬ
ＦＰで入力データを処理する。

【００７０】第１のデータＲＡＭ105のデータとＬＰＦ
係数ＲＯＭ111の係数は積和器112で畳み込まれる。第２
のデータＲＡＭ108のデータとＬＰＦ係数ＲＯＭ111の係
数は積和器113で畳み込まれる。このとき第１のデータ
ＲＡＭ105、第２のデータＲＡＭ108は４４．１ｋＨｚの
サンプリング周波数でデータを更新する。一方の畳み込
みは２２．０５ｋＨｚのサンプリング周波数で行なわれ
るので、途中でデータが更新されてしまわないように、
畳み込みに用いるデータのアドレスを制御しなければい
けない。例えば、データアドレスが４４．１ｋＨｚで更
新される場合、最も古いデータから畳み込みを行ない、
半分まで畳み込んだところで、畳み込みデータのアドレ
スを減らすのを１回やめるという処理を行なう。それぞ
れの畳み込み出力を後段の第３、第４のデータＲＡＭ11
4、117へ格納する。

【００７１】なお、直接位相フィルタはタップ数の半分
の遅延が発生するので、本実施例の場合には、ＬＰＦ出
力は３２サンプルの遅延が発生する。さらに、オーバー
サンプル部148でも同様のＬＰＦ処理を行なうので、合
計６４サンプルの遅延が発生する。ところで、ダウンサ
ンプルにより畳み込みを行なう部分は、インパルス応答
の６４サンプルより後ろの部分であるから、ＬＰＦの遅
延により、必要な遅延が実現できる。即ち、ダウンサン
プルにより処理した信号と、ダウンサンプルしないで処
理した信号はそのまま加算すれば、時間的に整合が取れ
ることになる。

【００７２】第２の畳み込み部146及び第３の畳み込み
部147はサンプリング周波数２２．０５ｋＨｚで処理す
ること以外は、第１の畳み込み部144と同様の処理を行
なう。ここではデータＲＡＭの語長についてのみ説明し
ておく。第３のデータＲＡＭ114と第４のデータＲＡＭ1
17には２５６点のデータをＬＳＢ側１ビット制限し、語
長１６ビットで格納する。第５のデータＲＡＭ120と第
６のデータＲＡＭ123は２２４点をＬＳＢ側３ビット制
限し、データ語長１４ビットで格納する。

【００７３】第５の積和器116の出力信号は第１の乗算
器126を介して、また、第７の積和器122の出力信号は第
２の乗算器127を介して、第２の加算器128に入力し、そ
こで加算される。同様に、第６の積和器119の出力信号
は第３の乗算器129を介して、また、第８の積和器125の
出力信号は第４の乗算器130を介して、第３の加算器131
に入力し、そこで加算される。これら第１〜４の乗算器
の係数は信号処理装置外部の制御装置（図示せず）によ
り制御される。この乗算器係数制御については、後で説
明する。

【００７４】次にオーバーサンプル部148について説明
する。

【００７５】第２の加算器128の出力信号は第７のデー
タＲＡＭ132に、第３の加算器131の出力信号は、第８の
データＲＡＭ134に格納される。これらの係数ＲＡＭの
データ語長は１４ビット、データ数は３２である。積和
器133は第７のデータＲＡＭ132のデータとＬＰＦ係数Ｒ
ＯＭ111の係数とを畳み込み、また、積和器135は第８の
データＲＡＭ134のデータとＬＰＦ係数ＲＯＭ111の係数
とを畳み込み、それぞれサンプリング周波数４４．１ｋ
Ｈｚのデータを出力する。

【００７６】このときデータＲＡＭ132、134のデータは
サンプリング周波数２２．０５ｋＨｚであるが、１デー
タおきに０を挿入し、４４．１ｋＨｚサンプリングのデ
ータとしてＬＰＦ係数ＲＯＭ111のＬＰＦ係数と畳み込
む。実際には０データとの乗算は行なわずに、ＬＰＦ係
数のアドレスが０〜６３とすれば、２２．０５ｋＨｚで
データが更新されたタイミングでは偶数アドレスのＬＰ
Ｆ係数を用い、２２．７μｓ（＝１／４４．１ｋＨｚ）
後のタイミングでは奇数アドレスのＬＰＦ係数を用いて
畳み込みを行なうことにより、サンプリング周波数４
４．１ｋＨｚのデータを出力する。

【００７７】第１の畳み込み部144の畳み込み出力とオ
ーバーサンプル部148の出力とは第４の加算器136及び第
５の加算器137で加算される。オーバーサンプル部148の
出力は、第２の畳み込み部146、第３の畳み込み部147、
及び、オーバーサンプル部148が１／２ダウンサンプル
で処理されているため、それぞれ２倍、合計４倍して第
１の畳み込み部144の出力レベルと整合を取る必要があ
る。これはオーバーサンプル部からの加算器入力を２ビ
ットシフトして加算器に入力すれば良い。

【００７８】第４の加算器136と第５の加算器137の出力
信号は第６の加算器138で加算され、第５の乗算器140を
介して、Ｌ’出力端子142から出力される。第２の加算
器136と第５の加算器137の出力信号は第２の減算器139
で減算され、第６の乗算器141を介して、Ｒ’出力端子1
43から出力される。

【００７９】ここで、第１〜６の乗算器126、127、12
9、130、140、141の係数制御について説明する。

【００８０】第５、６の乗算器140、141はマスタボリウ
ムの役割を果たす。第５、６の乗算器140、141の係数を
小さくした場合には、パルス的な入力に対して、インパ
ルス応答の内、第２及び第３の畳み込み部146、147で畳
み込まれた残響部分が無くなってしまい、頭外音像定位
感が劣化する。また、図４は、人間が等感覚に聞こえる
純音の音圧レベルと周波数との関係を示した図である
が、これからも分かるように、物理レベルと感覚レベル
とは比例しない。マスタボリウムを絞った場合には残響
部分のような小さい音は聞こえ難くなり、頭外感を劣化
させる。

【００８１】そこで、これを補償するために、第５、６
の乗算器140、141の係数を小さくした場合には、第１〜
４の乗算器126、127、129、130の係数を大きくするよう
に制御する。例えば、第５、６の乗算器140、141の係数
を０．５以下に設定した場合には第１〜４の乗算器12
6、127、129、130の係数を１．２に設定する。

【００８２】また、マスタボリウムに関わり無く残響部
分を大きくすることにより頭外音像定位感を強調するこ
ともできる。このためには、第５、６の乗算器140、141
の係数に関わりなく、第１〜４の乗算器126、127、12
9、130の係数を大きくするように制御する。この場合に
は、出力がオーバーフロウしないように、予め係数のバ
ランスを取っておく必要がある。

【００８３】また、本実施例では第１〜６の乗算器の係
数を変えたが、第１〜６の係数ＲＡＭ106、109、115、1
18、121、124の係数自体を書き換えても良い。この場合
には、乗算器を用いる場合に比べて、畳み込むインパル
ス応答を細かく調整できる利点がある。

【００８４】通常のボリウムで、普通に使用する場合に
は、第１〜４の乗算器係数を１に設定しておけばよい。

【００８５】なお、本実施例では、予め入力信号及びイ
ンパルス応答の和、差をつくり、これらを畳み込みした
後、再び和、差をとるフィルタ構成の例について説明し
たが、畳み込みのダウンサンプル処理、語長制限などは
従来のフィルタ構成にも適用できるのは勿論である。本
実施例のフィルタ構成は音像を頭外正中面に音像定位さ
せる場合に演算量、ハードウェア量を削減できる。しか
し、正中面以外に音像を定位させたい場合には従来のフ
ィルタ構成をとることが必要となる。

【００８６】

【発明の効果】以上の実施例の説明から明らかなよう
に、本発明の信号処理装置では、予め入力信号及びイン
パルス応答の和及び差を作り、これらを畳み込みした
後、再び和・差をとることにより、ステレオイヤホンの
左右の発音体に供給する信号を得ている。この信号処理
では、入力信号、インパルス応答を直接畳み込む従来の
信号処理に比べて演算に必要な乗算回数を半分に減らす
ことができる。

【００８７】また、本発明の信号処理装置では、畳み込
み演算に際して、インパルス応答の後部の畳み込みをダ
ウンサンプルして処理を行なっており、こうすることに
より（１）単位時間当たりの乗算回数を、元のサンプリ
ング周波数とダウンサンプリング周波数との比の２乗に
比例して減らすことができ、（２）係数メモリ、データ
メモリを、元のサンプリング周波数とダウンサンプリン
グ周波数との比に比例して減らすことができる。

【００８８】また、このように乗算回数を減らすことに
より、消費電流も減らすことができる。本発明の信号処
理装置をハードウェアで実現する場合、最も電流消費の
多いのは乗算器であり、消費電流は乗算回数にほぼ比例
する。従って、乗算回数の減少により消費電流の削減が
可能となる。

【００８９】また、ハードウェアでは乗算回数が多いの
で複数の乗算器を用いることになるが、乗算回数を減ら
すことにより乗算器の数も減らすことができ、ハードウ
ェア規模を小さくすることが可能となり、コストも安く
なる。

【００９０】また、本発明の信号処理装置では、インパ
ルス応答を記憶する記憶装置及びデータを記憶する記憶
装置の語長が初めの部分は長く、後ろの部分は順次短く
なるよう構成している。こうすることにより、（１）デ
ータ語長、係数語長に比例して係数記憶装置、データ記
憶装置を小さくすることができ、（２）データ語長、係
数語長に対応して乗算器の面積を小さくしたり、動作速
度を早くしたり、消費電流を少なくすることができる。

【００９１】また、本発明の信号処理装置では、信号処
理装置の出力レベルを小さくした場合には、インパルス
応答後部の残響部分を畳み込んだ信号のレベルを大きく
するように制御することにより、頭外感を補償すること
ができる。

【００９２】また、本発明の信号処理装置では、使用す
るインパルス応答のＬＳＢ側を語長制限する場合に、語
長制限で０に集約される範囲を狭くすることにより、イ
ンパルス応答の０データの個数を減らし頭外感を得易く
することができる。

【図面の簡単な説明】

【図１】本発明の実施例の信号処理装置の構成を示すブ
ロック図、

【図２】インパルス応答のＬＳＭ側語長制限方法を示す
図、

【図３】係数ＲＡＭに格納するインパルス応答を示す波
形図、

【図４】純音の大きさの等感覚曲線図、

【図５】頭外の音源、ステレオイヤホンから鼓膜までの
音の伝わり方を示す図、

【図６】頭外の実音像から鼓膜までのインパルス応答波
形図、

【図７】従来の信号処理装置の構成を示すブロック図で
ある。

【符号の説明】

101 Ｌ（第１の信号）入力端子 102 Ｒ（第２の信号）入力端子 103 第１の加算器 104 第１の減算器 105 第１のデータＲＡＭ 106 第１の係数ＲＡＭ 107 第１の積和器 108 第２のデータＲＡＭ 109 第２の係数ＲＡＭ 110 第２の積和器 111 ＬＰＦ（低域通過フィルタ）係数ＲＯＭ 112 第３の積和器 113 第４の積和器 114 第３のデータＲＡＭ 115 第３の係数ＲＡＭ 116 第５の積和器 117 第４のデータＲＡＭ 118 第４の係数ＲＡＭ 119 第６の積和器 120 第５のデータＲＡＭ 121 第５の係数ＲＡＭ 122 第７の積和器 123 第６のデータＲＡＭ 124 第６の係数ＲＡＭ 125 第８の積和器 126 第１の乗算器 127 第２の乗算器 128 第２の加算器 129 第３の乗算器 130 第４の乗算器 131 第３の加算器 132 第７のデータＲＡＭ 133 第９の積和器 134 第８のデータＲＡＭ 135 第１０の積和器 136 第４の加算器 137 第５の加算器 138 第６の加算器 139 第２の減算器 140 第５の乗算器 141 第６の乗算器 142 Ｌ’出力端子 143 Ｒ’出力端子 144 第１の畳み込み部 145 ダウンサンプル部 146 第２び畳み込み部 147 第３の畳み込み部 148 オーバーサンプル部

───────────────────────────────────────────────────── フロントページの続き (72)発明者丸川博史大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】第１の入力信号（Ｌ）と第２の入力信号
（Ｒ）とから、聴取者の左右に位置した発音体に供給す
る信号を生成する信号処理装置において、前記Ｌと前記Ｒとを加算する入力信号加算手段と、前記Ｌから前記Ｒを減算する入力信号減算手段と、前記ＬとＲとの加算されたデータを記憶する第１のデー
タ記憶手段と、前記ＬからＲが減算されたデータを記憶する第２のデー
タ記憶手段と、第１のインパルス応答（Ｈｓ）と第２のインパルス応答
（Ｈｘ）との和を記憶する第１の係数記憶手段と、前記Ｈｓと前記Ｈｘとの差を記憶する第２の係数記憶手
段と、前記第１のデータ記憶手段に記憶されたデータと前記第
１の係数記憶手段に記憶されたインパルス応答とを畳み
込む第１の積和演算手段と、前記第２のデータ記憶手段に記憶されたデータと前記第
２の係数記憶手段に記憶されたインパルス応答とを畳み
込む第２の積和演算手段と、前記第１の積和演算手段の出力信号と前記第２の積和演
算手段の出力信号とを加算する出力信号加算手段と、前記第１の積和演算手段の出力信号から前記第２の積和
演算手段の出力信号を減算する出力信号減算手段とを備
えることを特徴とする信号処理装置。
【請求項２】前記各データ記憶手段、各係数記憶手段
及び各積和演算手段から成る畳み込み手段を少なくとも
二つ備え、第１の畳み込み手段が前記入力信号と前記イ
ンパルス応答とを第１のサンプリング周波数で処理し、
第２の畳み込み手段が前記入力信号と前記インパルス応
答とを前記第１のサンプリング周波数よりも低い第２の
サンプリング周波数で処理し、第２の畳み込み手段の処
理結果が前記第１のサンプリング周波数に変換されて前
記第１の畳み込み手段の処理結果と加算され、加算結果
が前記出力信号加算手段及び出力信号減算手段に、前記
出力信号として入力されることを特徴とする請求項１に
記載の信号処理装置。
【請求項３】第１の入力信号（Ｌ）と第２の入力信号
（Ｒ）とから、聴取者の左右に位置した発音体に供給す
る信号を生成する信号処理装置において、前記Ｌを記憶する第１のデータ記憶手段と、第１のインパルス応答（ＨＬＬ）を記憶する第１の係数
記憶手段と、前記Ｌと前記ＨＬＬとを畳み込む第１の積和演算手段
と、第２のインパルス応答（ＨＬＲ）を記憶する第２の係数
記憶手段と、前記Ｌと前記ＨＬＲとを畳み込む第２の積和演算手段
と、前記Ｒを記憶する第２のデータ記憶手段と、第３のインパルス応答（ＨＲＬ）を記憶する第３の係数
記憶手段と、前記Ｒと前記ＨＲＬとを畳み込む第３の積和演算手段
と、第４のインパルス応答（ＨＲＲ）を記憶する第４の係数
記憶手段と、前記Ｒと前記ＨＲＲとを畳み込む第４の積和演算手段
と、前記第１の積和演算手段の出力信号と前記第３の積和演
算手段の出力信号とを加算する第１の加算手段と、前記第２の積和演算手段の出力信号と前記第４の積和演
算手段の出力信号とを加算する第２の加算手段とを備え
るとともに、前記各データ記憶手段、各係数記憶手段及び各積和演算
手段から成る畳み込み手段を少なくとも二つ備え、第１
の畳み込み手段が前記入力信号と前記インパルス応答と
を第１のサンプリング周波数で処理し、第２の畳み込み
手段が前記入力信号と前記インパルス応答とを前記第１
のサンプリング周波数よりも低い第２のサンプリング周
波数で処理し、第２の畳み込み手段の処理結果が前記第
１のサンプリング周波数に変換されて前記第１の畳み込
み手段の処理結果と加算され、加算結果が前記第１の加
算手段及び第２の加算手段に、前記出力信号として入力
されることを特徴とする信号処理装置。
【請求項４】前記第１の畳み込み手段における各デー
タ記憶手段及び各係数記憶手段の語長が、前記第２の畳
み込み手段における各データ記憶手段及び各係数記憶手
段の語長より長いことを特徴とする請求項２または３に
記載の信号処理装置。
【請求項５】前記第１の畳み込み手段の処理結果と第
２の畳み込み手段の処理結果との加算結果に対する出力
レベルを制御する第１の制御手段と、前記第２の畳み込
み手段の処理結果に対する出力レベルを制御する第２の
制御手段とを備え、第１の制御手段が前記加算結果に対
する出力レベルを小さくしたとき、前記第２の制御手段
が前記第２の畳み込み手段の処理結果に対する出力レベ
ルを大きくすることを特徴とする請求項２または３に記
載の信号処理装置。
【請求項６】前記各係数記憶手段に、０になる範囲だ
けが狭くなるように下位ビットを語長制限したインパル
ス応答の係数を格納したことを特徴とする請求項１乃至
５のいずれかに記載の信号処理装置。