JPS60176287A - ストライプ構造二重ヘテロ接合形レ−ザの製造方法 - Google Patents
ストライプ構造二重ヘテロ接合形レ−ザの製造方法Info
- Publication number
- JPS60176287A JPS60176287A JP3206784A JP3206784A JPS60176287A JP S60176287 A JPS60176287 A JP S60176287A JP 3206784 A JP3206784 A JP 3206784A JP 3206784 A JP3206784 A JP 3206784A JP S60176287 A JPS60176287 A JP S60176287A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- liquid phase
- cladding layer
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2232—Buried stripe structure with inner confining structure between the active layer and the lower electrode
- H01S5/2234—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface
- H01S5/2235—Buried stripe structure with inner confining structure between the active layer and the lower electrode having a structured substrate surface with a protrusion
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体レーデの製造方法に係シ、特にストライ
プ構造二重へテロ接合形レーザの製造方法に関する。
プ構造二重へテロ接合形レーザの製造方法に関する。
半導体レーザの構造には多種あるが、電流の通過域に制
限を加えることによって閾値電流の低減および注入キャ
リアの閉込めを空間的に実現したストライプ構造が開発
されている。第１図は従来のストライプ構造二重へテロ
接合形レーザの一例を示しておシ、１は半導体基板、２
は上記基板１上に形成されたＮＫ路を限定する電流狭窄
ノー、３は第１のクラッド層、４は活性層、５は第２の
クラッド層である。
限を加えることによって閾値電流の低減および注入キャ
リアの閉込めを空間的に実現したストライプ構造が開発
されている。第１図は従来のストライプ構造二重へテロ
接合形レーザの一例を示しておシ、１は半導体基板、２
は上記基板１上に形成されたＮＫ路を限定する電流狭窄
ノー、３は第１のクラッド層、４は活性層、５は第２の
クラッド層である。
上記第１図のレーザの製造方法を概略的に述べると、第
１回目の液相成長で基板１上に基板とは逆導電型の薄膜
を形成し、この薄膜の所望部に基板まで達する溝を設け
て電流狭窄層２とする。そして、第２回目の液相成長で
基板と同一導電型の第１のクラッド層３および活性層４
および基板とは逆導電型の第２のクラッド層５を順に形
成する。
１回目の液相成長で基板１上に基板とは逆導電型の薄膜
を形成し、この薄膜の所望部に基板まで達する溝を設け
て電流狭窄層２とする。そして、第２回目の液相成長で
基板と同一導電型の第１のクラッド層３および活性層４
および基板とは逆導電型の第２のクラッド層５を順に形
成する。
しかし、上述したような従来の製造方法においては、基
板上に薄膜を形成する第１回目の成長工程と第１のクラ
ッド層３および活性層４および第２のクラッド層５を形
成する第２回目の成長工程との間に電流狭窄層２の溝形
成工程が必要であシ、製造工程の簡略化が要望されてい
たＯ 〔発明の目的〕 本発明は上記の事情に鑑みてなされたもので、製造工程
の簡略化およびそれに伴ない製造コストの低減化が可能
なストライブ構造二重へテロ接合形レーザの製造方法を
提供するものである。
板上に薄膜を形成する第１回目の成長工程と第１のクラ
ッド層３および活性層４および第２のクラッド層５を形
成する第２回目の成長工程との間に電流狭窄層２の溝形
成工程が必要であシ、製造工程の簡略化が要望されてい
たＯ 〔発明の目的〕 本発明は上記の事情に鑑みてなされたもので、製造工程
の簡略化およびそれに伴ない製造コストの低減化が可能
なストライブ構造二重へテロ接合形レーザの製造方法を
提供するものである。
即ち、本発明のストライプ構造二重へテロ接合形レーデ
の製造方法は、半導体基板の表面の一部に突起部を形成
する工程と、次に上記半導体基板の表面に当該基板と同
−導′岨型の不純物を拡散して不純物拡散層を形成する
工程と、次に上記不純物拡散上に少なくとも前記矢起部
上の突起部分が埋まるまで前記基板とは逆導電型の半導
体層の液相成長を行なう工程と、この工程に引き続き上
記半導体層上に第１のクラッド層および活性層および第
２のクラッド層を順に液相成長させると共に前記不純物
拡散層の不純物を前記逆導電型の半導体層中に拡散させ
て前記突起部分の上方で拡散した不純物を前記第１のク
ラッド層と導通させる工程とを具備することを特徴とす
るものである。
の製造方法は、半導体基板の表面の一部に突起部を形成
する工程と、次に上記半導体基板の表面に当該基板と同
−導′岨型の不純物を拡散して不純物拡散層を形成する
工程と、次に上記不純物拡散上に少なくとも前記矢起部
上の突起部分が埋まるまで前記基板とは逆導電型の半導
体層の液相成長を行なう工程と、この工程に引き続き上
記半導体層上に第１のクラッド層および活性層および第
２のクラッド層を順に液相成長させると共に前記不純物
拡散層の不純物を前記逆導電型の半導体層中に拡散させ
て前記突起部分の上方で拡散した不純物を前記第１のク
ラッド層と導通させる工程とを具備することを特徴とす
るものである。
以下、図面ｔ−参照して本発明の一実施例を詳細に説明
する。
する。
第２図（、）において、２１は半導体基板であり、たと
えばＺｎ （亜鉛）がドープされたＧａＡｓ （ガリウ
ム砒素）化合物半導体からなるｐ型基板である。先ず、
上記基板２１の表面の中央部に側面がたとえば三角形状
の突起部を残すように基板表面をエツチングする。次に
、第２図（ｂ）に示すように、上記基板２１の表面に基
板と同一導電型の不純物（たとえはＺｎ ）を高濃度に
拡散して瀘いＺｎ拡散層２２を形成する。この場合、Ｚ
ｎ拡散層２２にも突起部分および平坦部分が存在してい
る。次に、第２図（ｃ）に示すように、上記Ｚｎ拡散層
２２上に基板とは逆導電型（本例ではｎ型）のｎ −Ｇ
ａＡｓ層２３を、少なくともその表面が平坦になる（換
言すれば、Ｚｎ拡散層２２における突起部分が埋まる）
まで液相エピタキシャル成長法によシ成長させる。この
工程に引き続き、上記ｎ −ＧａＡｓ層２３上に二重へ
テロ接合を形成するように第１のクラッド層２４、活性
層２５、第２のクラッド層２６を順に液相エピタキシャ
ル成長法によシ成長させ、さらにｎ−ＧａＡｓ＋基板（
図示せず）を成長させる。上記液相成長時に、前記Ｚｎ
拡散層２２が前記ｎ −ＧａＡｓ層２３中に拡散してゆ
き、拡散Ｚｎ層が形成される。
えばＺｎ （亜鉛）がドープされたＧａＡｓ （ガリウ
ム砒素）化合物半導体からなるｐ型基板である。先ず、
上記基板２１の表面の中央部に側面がたとえば三角形状
の突起部を残すように基板表面をエツチングする。次に
、第２図（ｂ）に示すように、上記基板２１の表面に基
板と同一導電型の不純物（たとえはＺｎ ）を高濃度に
拡散して瀘いＺｎ拡散層２２を形成する。この場合、Ｚ
ｎ拡散層２２にも突起部分および平坦部分が存在してい
る。次に、第２図（ｃ）に示すように、上記Ｚｎ拡散層
２２上に基板とは逆導電型（本例ではｎ型）のｎ −Ｇ
ａＡｓ層２３を、少なくともその表面が平坦になる（換
言すれば、Ｚｎ拡散層２２における突起部分が埋まる）
まで液相エピタキシャル成長法によシ成長させる。この
工程に引き続き、上記ｎ −ＧａＡｓ層２３上に二重へ
テロ接合を形成するように第１のクラッド層２４、活性
層２５、第２のクラッド層２６を順に液相エピタキシャ
ル成長法によシ成長させ、さらにｎ−ＧａＡｓ＋基板（
図示せず）を成長させる。上記液相成長時に、前記Ｚｎ
拡散層２２が前記ｎ −ＧａＡｓ層２３中に拡散してゆ
き、拡散Ｚｎ層が形成される。
この場合、か」記Ｈ−ＧａＡＢ層２３のうちＺｎ拡散層
２２の突起部分の上方部分は残シの部分よシ薄くなりて
いるので、この薄い部分を前記Ｚｎ拡散層２２から拡散
した不純物が容易に通過して前記第１のクラッド層２４
まで達し、この部分がストライプ構造の電流導通路とな
シ、上記ｎ−ＧａＡｓ層２３は電流狭窄層となる。
２２の突起部分の上方部分は残シの部分よシ薄くなりて
いるので、この薄い部分を前記Ｚｎ拡散層２２から拡散
した不純物が容易に通過して前記第１のクラッド層２４
まで達し、この部分がストライプ構造の電流導通路とな
シ、上記ｎ−ＧａＡｓ層２３は電流狭窄層となる。
なお、前記第１のクラッド層２４は前記基板と同一導電
型（本例ではｐ型）であシ、第２のクラッド層２６は基
板とは逆導電型（本例ではｎ型）であシ、活性層２５は
ｐ型あるいはｎ型であシ、各クラッド層２４．２６は活
性層２５よシ禁制帯幅が大きく且つ屈折率が小さい。即
ち、たとえば第１のクラッド層２４はｐ−Ｇａ ４．、
Ａｊ、Ａｓ層、（砒化ガリウム・アルミニウム）、活性
層２５はｐ（又はｎ ） Ｇ” １−ｘＡＬｘＡＢ層、
第２のクラッドＮ２６はｎ−Ｇａ、−、Ａｔ、Ａｓ層か
らなり、組成比Ｘ。
型（本例ではｐ型）であシ、第２のクラッド層２６は基
板とは逆導電型（本例ではｎ型）であシ、活性層２５は
ｐ型あるいはｎ型であシ、各クラッド層２４．２６は活
性層２５よシ禁制帯幅が大きく且つ屈折率が小さい。即
ち、たとえば第１のクラッド層２４はｐ−Ｇａ ４．、
Ａｊ、Ａｓ層、（砒化ガリウム・アルミニウム）、活性
層２５はｐ（又はｎ ） Ｇ” １−ｘＡＬｘＡＢ層、
第２のクラッドＮ２６はｎ−Ｇａ、−、Ａｔ、Ａｓ層か
らなり、組成比Ｘ。
ｙ、ｚは１≧Ｘ≧０．ｙ≧Ｘ、Ｚ≧Ｘの関係にある。
また、前述した結晶成長の完了後、基板の研磨、電極材
料の蒸着、へき開、ペレッタイズ、ヒートシンク融着、
ケースマウント等の各工程を経て半導体レーデとして製
品化するものであるＯ 上記実施例のＺｎｎ拡散ストライブ造二重へテロ接合形
レーザの製造方法によれば、基板２ノの表面に突起部を
形成し、この上に薄く上記基板と同一導電型の不純物で
あるＺｎを拡散しておくことによって、こののち一度の
液相成長工程で電流狭窄層、第１のクラッド層２４、活
性層２５、第２のクラッド層２６を順に成長させること
ができる。したがって、製造工程を従来（電流狭窄層の
溝形成工程の前後で二重の液相成長工程を必要とした）
に比べて簡略化でき、レーデの製造コストに低減するこ
とができる。
料の蒸着、へき開、ペレッタイズ、ヒートシンク融着、
ケースマウント等の各工程を経て半導体レーデとして製
品化するものであるＯ 上記実施例のＺｎｎ拡散ストライブ造二重へテロ接合形
レーザの製造方法によれば、基板２ノの表面に突起部を
形成し、この上に薄く上記基板と同一導電型の不純物で
あるＺｎを拡散しておくことによって、こののち一度の
液相成長工程で電流狭窄層、第１のクラッド層２４、活
性層２５、第２のクラッド層２６を順に成長させること
ができる。したがって、製造工程を従来（電流狭窄層の
溝形成工程の前後で二重の液相成長工程を必要とした）
に比べて簡略化でき、レーデの製造コストに低減するこ
とができる。
なお、前記第２図（ｃ）の工程に対応するレーザの構造
を弔３図に示している。即ち、このストライプ構造二重
へテロ接合形レーデは、第１導篭型半畳体基板２ノと、
この基板のべ面部にストライプ状の開口部をもって形成
された１！流狭窄層２３と、ＭｉＪ記開口部上および電
流狭窄層上に形成された第１導亀型の第１クラッド層２
４と１この第１のクラッド層上に形成された活性層２５
と、この活性層上に形Ｗ、はれた第２碑電型の第２クラ
ッド層２６とを具備してなる。そして、電流Ｉは゛電流
狭窄層２３の開口部（図中斜線にて示す。）を流れ、レ
ーデｆｔは図示矢印の如くへき開面の方向に出力する。
を弔３図に示している。即ち、このストライプ構造二重
へテロ接合形レーデは、第１導篭型半畳体基板２ノと、
この基板のべ面部にストライプ状の開口部をもって形成
された１！流狭窄層２３と、ＭｉＪ記開口部上および電
流狭窄層上に形成された第１導亀型の第１クラッド層２
４と１この第１のクラッド層上に形成された活性層２５
と、この活性層上に形Ｗ、はれた第２碑電型の第２クラ
ッド層２６とを具備してなる。そして、電流Ｉは゛電流
狭窄層２３の開口部（図中斜線にて示す。）を流れ、レ
ーデｆｔは図示矢印の如くへき開面の方向に出力する。
なお、本例では電流狭窄層の開口部の開口幅は基板側よ
りも第１クラッド層イ目１１の方が小さくなるように形
成されている。
りも第１クラッド層イ目１１の方が小さくなるように形
成されている。
上述したように本発明のストライプ構造二重ヘテＯ接合
形レーデの製造方法によれば、一度の液相成長工程で電
流狭窄層、第１のクラッド層、活性層、第２のクラッド
層金順ＶＣ既長δせることができるので、製造工程をＩ
％ｌｊ略化でき、半導体レーザの製造コストヲ低減する
ことができる０
形レーデの製造方法によれば、一度の液相成長工程で電
流狭窄層、第１のクラッド層、活性層、第２のクラッド
層金順ＶＣ既長δせることができるので、製造工程をＩ
％ｌｊ略化でき、半導体レーザの製造コストヲ低減する
ことができる０
第１図は従来の半導体レーザの一例を示す構＆説明図、
第２図（ａ）乃至第２図（ｃ）は本ＸｆＩ５明に係るス
トライプ構造二重へテロ接合形レーザの製造方法の一実
施例における主要な製逅工程？胱明するために示す構成
図、第３図は第２図（ｅ）の工程に対応するレーザの構
造図でるる。 ２ノ・・・半導体基板、２２・・・Ｚｎ拡散層、２３・
・・′電流狭窄層、２４・・・第１のクラッド層、２５
・・・活性層、２６・・・第２のクラッド層。 出願人代理人 弁理士 銘 江 武 豚箱１図 （ａ） （ｂ） （ｃ）
第２図（ａ）乃至第２図（ｃ）は本ＸｆＩ５明に係るス
トライプ構造二重へテロ接合形レーザの製造方法の一実
施例における主要な製逅工程？胱明するために示す構成
図、第３図は第２図（ｅ）の工程に対応するレーザの構
造図でるる。 ２ノ・・・半導体基板、２２・・・Ｚｎ拡散層、２３・
・・′電流狭窄層、２４・・・第１のクラッド層、２５
・・・活性層、２６・・・第２のクラッド層。 出願人代理人 弁理士 銘 江 武 豚箱１図 （ａ） （ｂ） （ｃ）
Claims (1)
- 半導体基板の表面の一部に突起部を形成する工程と、次
に上記半導体基板の表面に当該基板と同一導電型の不純
物を拡散して不純物拡散層を形成する工程と、次に上記
不純物拡散層上に少なくとも前記突起部上の突起部分が
埋まるまで前記基板とは逆導電型の半導体層の液相成長
を行なう工程と、この工程に引き続き上記半導体層上に
第１のクラッド層および活性層および第２のクラッド層
を順に液相成長させると共忙前記不縄物拡散層の不純物
を前記逆導電型の半導体層中に拡散させて前記突起部分
の上方で拡散した不純物を前記第１のクラッド層と導通
させる工程とを具備することを特徴とするストライプ構
造二重へテロｔ→チ接合形レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206784A JPS60176287A (ja) | 1984-02-22 | 1984-02-22 | ストライプ構造二重ヘテロ接合形レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3206784A JPS60176287A (ja) | 1984-02-22 | 1984-02-22 | ストライプ構造二重ヘテロ接合形レ−ザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60176287A true JPS60176287A (ja) | 1985-09-10 |
Family
ID=12348529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3206784A Pending JPS60176287A (ja) | 1984-02-22 | 1984-02-22 | ストライプ構造二重ヘテロ接合形レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60176287A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235397A (ja) * | 1988-03-16 | 1989-09-20 | Mitsubishi Electric Corp | 半導体レーザ |
-
1984
- 1984-02-22 JP JP3206784A patent/JPS60176287A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235397A (ja) * | 1988-03-16 | 1989-09-20 | Mitsubishi Electric Corp | 半導体レーザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| US4188244A (en) | Method of making a semiconductor light-emitting device utilizing low-temperature vapor-phase deposition | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| US5561681A (en) | Semiconductor laser | |
| JP3421140B2 (ja) | 半導体レーザ装置の製造方法，および半導体レーザ装置 | |
| JPS60176287A (ja) | ストライプ構造二重ヘテロ接合形レ−ザの製造方法 | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JPS63269593A (ja) | 半導体レ−ザ装置とその製造方法 | |
| US4969151A (en) | Semiconductor laser devices | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS6318874B2 (ja) | ||
| JP2642403B2 (ja) | 半導体レーザの製造方法 | |
| JPS6284581A (ja) | 半導体発光装置 | |
| JPH0682886B2 (ja) | 半導体レーザ装置の製造方法 | |
| KR100290861B1 (ko) | 반도체레이저다이오드의제조방법 | |
| JPH01162397A (ja) | 半導体レーザ素子 | |
| JPH01166592A (ja) | 半導体レーザ素子 | |
| JPH0559594B2 (ja) | ||
| JPS60137082A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPS6244715B2 (ja) | ||
| JPH09283846A (ja) | 半導体レーザの製造方法 | |
| JPS6322478B2 (ja) | ||
| JPS60136286A (ja) | 半導体レ−ザ | |
| JPS60213074A (ja) | 半導体レ−ザの製造方法 | |
| JPS62159486A (ja) | 半導体発光装置 |