JPS6284581A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPS6284581A JPS6284581A JP22401485A JP22401485A JPS6284581A JP S6284581 A JPS6284581 A JP S6284581A JP 22401485 A JP22401485 A JP 22401485A JP 22401485 A JP22401485 A JP 22401485A JP S6284581 A JPS6284581 A JP S6284581A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- type
- buried
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
インジウムガリウム砒素ｅ（ＴｎＧａＡｓＰ） Ｎ、も
ξ５くはインジウムガリウム砒素（ＴｎＧａＡｓ）層を
活性層とし、インジウム１（ＩｎＰ）層を基板、および
クラッド層とした埋込型レーザにおいて、埋込層にＩｎ
Ｐより禁制帯幅の大きい半導体層を使用することにより
、活性層／クラッド層の拡散電位に対して埋込層／基板
のそれを大きくし、漏れ電流の阻止を有効に実現する構
造を提起する。
ξ５くはインジウムガリウム砒素（ＴｎＧａＡｓ）層を
活性層とし、インジウム１（ＩｎＰ）層を基板、および
クラッド層とした埋込型レーザにおいて、埋込層にＩｎ
Ｐより禁制帯幅の大きい半導体層を使用することにより
、活性層／クラッド層の拡散電位に対して埋込層／基板
のそれを大きくし、漏れ電流の阻止を有効に実現する構
造を提起する。
本発明は半導体発光装置に係り、低しきい値電流、高効
率、高出力の埋込型レーザレーザに関する。
率、高出力の埋込型レーザレーザに関する。
現在、波長１．３μｍ、あるいは１．５５μｍ帯におけ
る光伝送システムの光源としてＴｎＧａＡｓＰ （活性
層） ／ ＩｎＰ （クラッド層、基板）系の半導体レ
ーザが最も多く用いられている。
る光伝送システムの光源としてＴｎＧａＡｓＰ （活性
層） ／ ＩｎＰ （クラッド層、基板）系の半導体レ
ーザが最も多く用いられている。
その代表的な構造は、埋込型と呼ばれ、幅ｌ〜２μｍの
発光領域（活性層）の両側をＩｎＰよりなる埋込層で埋
め込んだものである。
発光領域（活性層）の両側をＩｎＰよりなる埋込層で埋
め込んだものである。
この埋込層が多層構造のｐ型／ｎ型／ｐ型等の多層構造
のＩｎＰであるために、レーザに注入された電流が活性
層の両側に流れるのを防ぐことができる。
のＩｎＰであるために、レーザに注入された電流が活性
層の両側に流れるのを防ぐことができる。
しかし、実際の素子においては、埋込層を流れる漏れ電
流が存在し、レーザの特性を劣化させる要因となってお
り、改善が望まれている。
流が存在し、レーザの特性を劣化させる要因となってお
り、改善が望まれている。
第３図は従来例による埋込型半導体レーザの断面図であ
る。
る。
図において、１はｎ型ＩｎＰ基板で、この上に活性層と
してｎ型ＩｎＧａＡｓＰ （もしくはＩｎＧａＡｓ）層
２、クラッド層としてｐ型ＩｎＰ層３を順次成長し、発
光領域の両側を基板１に届くようにエツチングしてメサ
（凸部）を形成する。
してｎ型ＩｎＧａＡｓＰ （もしくはＩｎＧａＡｓ）層
２、クラッド層としてｐ型ＩｎＰ層３を順次成長し、発
光領域の両側を基板１に届くようにエツチングしてメサ
（凸部）を形成する。
メサの両側を埋込層としてｐ型ＩｎＰ層４、ｎ型ＩｎＰ
層５を順次成長する。
層５を順次成長する。
さらに全面にｐ型ＩｎＰ層６を成長し、電極７．８を形
成した構造になっている。
成した構造になっている。
図示矢印■、■はこの構造における漏れ電流の経路を示
す。
す。
経路■を流れる漏れ電流、すなわちｐ−ｎ−ｐ−ｎ構造
よりなるＩｎＰのサイリスクを縦断して流れる電流に対
しては、このサイリスクを構成する個々のトランジスタ
の電流利得を下げる、例えば埋込層のｐ型ＩｎＰ層４、
ｎ型 ＩｎＰ層５の厚さを大きくし、キャリア濃度を上
げることにより、非常に小さくすることが可能である。
よりなるＩｎＰのサイリスクを縦断して流れる電流に対
しては、このサイリスクを構成する個々のトランジスタ
の電流利得を下げる、例えば埋込層のｐ型ＩｎＰ層４、
ｎ型 ＩｎＰ層５の厚さを大きくし、キャリア濃度を上
げることにより、非常に小さくすることが可能である。
従って、最終的にレーザの特性を決定する漏れ電流は経
路■を流れるものである。この漏れ電流は、本質的には
、活性層のｎ型ＩｎＧａＡｓ１’ （もしくは１ｎＧａ
Ａｓ）層２／クラッド層のｐ型１ｎＰ層３で構成される
ヘテロ接合の拡散電位に比べ、埋込層のｐ型１ｎＰ層４
／ｎ型ＩｎＰ基板１で構成されるｐｎホモ接合の拡散電
位が大きいことを利用して阻止されている。
路■を流れるものである。この漏れ電流は、本質的には
、活性層のｎ型ＩｎＧａＡｓ１’ （もしくは１ｎＧａ
Ａｓ）層２／クラッド層のｐ型１ｎＰ層３で構成される
ヘテロ接合の拡散電位に比べ、埋込層のｐ型１ｎＰ層４
／ｎ型ＩｎＰ基板１で構成されるｐｎホモ接合の拡散電
位が大きいことを利用して阻止されている。
第４図はへテロ接合とホモ接合を説明するエネルギ図で
ある。
ある。
図において、価電子帯端はホモ接合を実線で、ヘテロ接
合を点線で示している。
合を点線で示している。
例えば、活性層が発光波長１．３μｍのＩｎＧａＡｓＰ
の場合、両接合の拡散電位の差ΔＥは０．４ｅＶ程度・
となる。しかしながら、この程度の拡散電位の差では、
経路■の漏れ電流を完全に阻止するには十分とはいえな
い。
の場合、両接合の拡散電位の差ΔＥは０．４ｅＶ程度・
となる。しかしながら、この程度の拡散電位の差では、
経路■の漏れ電流を完全に阻止するには十分とはいえな
い。
特に、レーザを大電流で駆動し、活性層２の上のクラッ
ド層３の電位が上昇した場合に、経路■の漏れ電流が増
加し、効率の低下、光出力の飽和を生ずる。
ド層３の電位が上昇した場合に、経路■の漏れ電流が増
加し、効率の低下、光出力の飽和を生ずる。
従来の埋込型半導体レーザにおいては、埋込層を流れる
漏れ電流を完全に阻止することができなかった。
漏れ電流を完全に阻止することができなかった。
上記問題点の解決は、第１のインジウム燐（ＩｎＰ）層
（１２）、インジウムガリウム砒素燐（ＩｎＧａＡｓＰ
）層、もしくはインジウムガリウム砒素（ＩｎＧａＡｓ
）層（１３）、第２のインジウムｔＡ（ＩｎＰ）層（１
４）の３層を有し、これらの層の側面に接して、インジ
ウム燐（ＩｎＰ）に格子整合し、かつインジウム燐（Ｉ
ｎＰ）より禁制帯幅が広い半導体層（１５）を設けてな
る本発明による半轟体発光装置により達成される。
（１２）、インジウムガリウム砒素燐（ＩｎＧａＡｓＰ
）層、もしくはインジウムガリウム砒素（ＩｎＧａＡｓ
）層（１３）、第２のインジウムｔＡ（ＩｎＰ）層（１
４）の３層を有し、これらの層の側面に接して、インジ
ウム燐（ＩｎＰ）に格子整合し、かつインジウム燐（Ｉ
ｎＰ）より禁制帯幅が広い半導体層（１５）を設けてな
る本発明による半轟体発光装置により達成される。
特に、前記インジウム燐（ｌｎＰ）より禁制帯幅が広い
半導体層（１５）が亜鉛テルル（ＺｎＴｅ）と亜鉛セレ
ン（ＺｎＳｅ）の混晶層である場合は本発明の効果は大
きい。
半導体層（１５）が亜鉛テルル（ＺｎＴｅ）と亜鉛セレ
ン（ＺｎＳｅ）の混晶層である場合は本発明の効果は大
きい。
本発明は、埋込型半導体レーザの埋込部分にＴｎＰと格
子整合し、かつ活性層の（ｎＧａＡｓＰより屈折率が小
さく、かつＩｎＧａＡｓＰより大幅に禁制帯幅の大きい
半導体層、例えばＩＩ−ＶＩ族化合物混晶半導体として
ＺｎＴｅとＺｎ５ｅの混晶Ｚｎ５ｅ ）（Ｔｅｌ−ｘ（
Ｏ≦Ｘ≦１）を用いて漏れ電流の低減をはかるものであ
る。
子整合し、かつ活性層の（ｎＧａＡｓＰより屈折率が小
さく、かつＩｎＧａＡｓＰより大幅に禁制帯幅の大きい
半導体層、例えばＩＩ−ＶＩ族化合物混晶半導体として
ＺｎＴｅとＺｎ５ｅの混晶Ｚｎ５ｅ ）（Ｔｅｌ−ｘ（
Ｏ≦Ｘ≦１）を用いて漏れ電流の低減をはかるものであ
る。
特に、Ｚｎ５ｅｘＴｅ ＋ −ｘ用いる利点をつぎに説
明する。
明する。
まず、Ｚｎ５ｅＸＴｅ１４はＩｎＰに格子整合させるこ
とができる。
とができる。
すなわち、格子定数は、Ｚｎ５ｅが５．６６７人、Ｚｎ
Ｔｅが６．０８７人であるから、混晶Ｚｎ５ｅＸＴｅ
＋ −ｘはｘ ＝０．４８において、ＩｎＰの格子定数
５．８６９人に一致する。
Ｔｅが６．０８７人であるから、混晶Ｚｎ５ｅＸＴｅ
＋ −ｘはｘ ＝０．４８において、ＩｎＰの格子定数
５．８６９人に一致する。
つぎに、屈折率は、Ｚｎ５ｅが２．７〜２．６ 、Ｚｎ
Ｔｅが３．１であるから、Ｚｎ５ｅＸＴｅ 、 −、は
Ｘ ＝０．４８において、２．９程度になり、ＩｎＧａ
ＡｓＰ活性層の屈折率より小さく、光学的埋込条件を満
足する。
Ｔｅが３．１であるから、Ｚｎ５ｅＸＴｅ 、 −、は
Ｘ ＝０．４８において、２．９程度になり、ＩｎＧａ
ＡｓＰ活性層の屈折率より小さく、光学的埋込条件を満
足する。
つぎに、禁制帯幅は、Ｚｎ５ｅが２．６７ｅＶ、 Ｚｎ
Ｔｅが２．２０ｅＶであるから、Ｚｎ５ｅｘＴｅ＋ −
ｘはＸ＝０．４８において、２．４７ｅＶとなる。
Ｔｅが２．２０ｅＶであるから、Ｚｎ５ｅｘＴｅ＋ −
ｘはＸ＝０．４８において、２．４７ｅＶとなる。
従って、活性層が発光波長１．３μｍのＩｎＧａＡｓＰ
の場合のホモ、ヘテロ両接合の拡散電位の差ΔＥは１．
５２ｅν、発光波長１．５５ ＃ ｍのＩｎＧａＡｓＰ
の場合のΔＥは１．６４ｅＶ、発光波長１．６５ ｐ
ｍのＩｎｏ、 ｓ＋Ｇａｏ、 ａＪｓの場合のΔＥは１
、７２ｅＶとなり、埋め込みにＩｎＰを使う場合のに
比べ非常に大きくなり、従って高電流駆動に対しても、
十分な漏れ電流阻止が可能となる。
の場合のホモ、ヘテロ両接合の拡散電位の差ΔＥは１．
５２ｅν、発光波長１．５５ ＃ ｍのＩｎＧａＡｓＰ
の場合のΔＥは１．６４ｅＶ、発光波長１．６５ ｐ
ｍのＩｎｏ、 ｓ＋Ｇａｏ、 ａＪｓの場合のΔＥは１
、７２ｅＶとなり、埋め込みにＩｎＰを使う場合のに
比べ非常に大きくなり、従って高電流駆動に対しても、
十分な漏れ電流阻止が可能となる。
第１図は本発明による埋込型半導体レーザの断面図であ
る。
る。
図において、１１はｎ型１ｎＰ基板、１２はバッファ一
層でｎ型ＩｎＰ層、１３は活性層でｎ型１ｎＧａＡｓｌ
’層（もしくはＩｎＧａＡｓ）層、１４はクラッド層で
ｐ型ＩｎＰ層、１５は埋込層でＺｎ５ｅＸＴｅ＋−ｘ
（ｘ ＝０．４８）層、１６はキャップ層でＩｎＧａＡ
ｓＰ層、１８はｐ型電極、１９はｎ型電極である。
層でｎ型ＩｎＰ層、１３は活性層でｎ型１ｎＧａＡｓｌ
’層（もしくはＩｎＧａＡｓ）層、１４はクラッド層で
ｐ型ＩｎＰ層、１５は埋込層でＺｎ５ｅＸＴｅ＋−ｘ
（ｘ ＝０．４８）層、１６はキャップ層でＩｎＧａＡ
ｓＰ層、１８はｐ型電極、１９はｎ型電極である。
ここで、バッファ一層、クラッド層は屈折率差により光
を活性層に閉じ込める役目をし、キャップ層はｐ型電極
のオーミックコンタクト形成とメサエッチングの際のメ
サの形状保持のための役目をするものである。
を活性層に閉じ込める役目をし、キャップ層はｐ型電極
のオーミックコンタクト形成とメサエッチングの際のメ
サの形状保持のための役目をするものである。
つぎに、本発明のレーザの製造工程の概略を説明する。
第２図（１１〜（４）は本発明のレーザの製造工程を説
明する断面図である。
明する断面図である。
第２図（１）において、面指数（１００）の５Ｒ（Ｓｎ
）添加ｎ型１ｎＰ基板１１上に、バッファ一層としてＳ
ｎ添加ｎ型ＩｎＰ層１２、活性層として無添加ＩｎＧａ
ＡｓＰ層１３、クラッド層としてカドミウム（Ｃｄ）添
加ｐ型１ｎＰ層１４、キャップ層として無添加ＩｎＧａ
ＡｓＰ層１６を、液相エピタキシャル成長（ＬＰＥ）法
により順次成長する。
）添加ｎ型１ｎＰ基板１１上に、バッファ一層としてＳ
ｎ添加ｎ型ＩｎＰ層１２、活性層として無添加ＩｎＧａ
ＡｓＰ層１３、クラッド層としてカドミウム（Ｃｄ）添
加ｐ型１ｎＰ層１４、キャップ層として無添加ＩｎＧａ
ＡｓＰ層１６を、液相エピタキシャル成長（ＬＰＥ）法
により順次成長する。
各層の膜厚は下から順次１．０．１５．１．０．２μｍ
程度である。
程度である。
第２図（２）において、上記の各層を成長したウェハ上
面に二酸化珪素層（ＳｉＯ□）層１７を堆積し、その後
ホトリソグラフィにより、（０１１）方向に幅５μｍ程
度に残す。
面に二酸化珪素層（ＳｉＯ□）層１７を堆積し、その後
ホトリソグラフィにより、（０１１）方向に幅５μｍ程
度に残す。
第２図（３）において、上記の５ｉｎ２層１７をマスク
にしてメサエッチングを行う。
にしてメサエッチングを行う。
エッチャントは臭素（Ｂｒ）／メタノール系の０．２％
液を用いた。
液を用いた。
第２図（４）において、分子線エピタキシャル（ＭＢＥ
）法、あるいは有機金属化学成長（ＭＯＣＶＤ）法によ
り、埋込層としてＩｎＰと格子整合したＺｎ５ｅｘＴｅ
＋−ｘ （ｘ ＝０．４８）層１５を成長する。
）法、あるいは有機金属化学成長（ＭＯＣＶＤ）法によ
り、埋込層としてＩｎＰと格子整合したＺｎ５ｅｘＴｅ
＋−ｘ （ｘ ＝０．４８）層１５を成長する。
この後、Ｓｉｎｇ層Ｉ７を除去し、電極形成等のプロセ
スを経て、素子を完成する。
スを経て、素子を完成する。
以上詳細に説明したように本発明による埋込型半導体レ
ーザにおいては、埋込層を流れる漏れ電流を十分に阻止
することができため、低しきい値、高効率、高出力の特
性が得られる。
ーザにおいては、埋込層を流れる漏れ電流を十分に阻止
することができため、低しきい値、高効率、高出力の特
性が得られる。
第１図は本発明による埋込型半導体レーザの断面図、
第２図（１）〜（４）は本発明のレーザの製造工程を説
明する断面図、 第３図は従来例による埋込型半導体レーザの断面図、 第４図はへテロ接合とホモ接合を説明するエネルギ図で
ある。 図において、 １１はｎ型１ｎＰ基板、 １２はバッファ一層でｎ型ＩｎＰ層、 １３は活性層でｎ型１ｎＧａＡｓｒ’層（もしくはＩｎ
ＧａＡｓ）層、 １４はクラッド層でｐ型１ｎＰ層、 １５は埋込層でＺｎＳ１３ｘＴｅ＋−ｘ （ｘ ＝０．
４８） Ｈｚ１６はキャップ層でＴｎＧａＡｓＰ Ｎ、
１７はマスクでＳｉＯ□層、 １８はｐ型電極、 １９はｎ型電極 Ａ＼ｆｕ月のレーＶ゛の才咋迂す呂口 子１ ロ 千を口助１．−”７’あ討ｙとｉ−ｑ酊面圀亭 ２ 図 ７Ｐ型電極 イ疋糊のが一υ″のび汀面口 茅３０ 玉子）し八゛”＄４１囚 亭４圀
明する断面図、 第３図は従来例による埋込型半導体レーザの断面図、 第４図はへテロ接合とホモ接合を説明するエネルギ図で
ある。 図において、 １１はｎ型１ｎＰ基板、 １２はバッファ一層でｎ型ＩｎＰ層、 １３は活性層でｎ型１ｎＧａＡｓｒ’層（もしくはＩｎ
ＧａＡｓ）層、 １４はクラッド層でｐ型１ｎＰ層、 １５は埋込層でＺｎＳ１３ｘＴｅ＋−ｘ （ｘ ＝０．
４８） Ｈｚ１６はキャップ層でＴｎＧａＡｓＰ Ｎ、
１７はマスクでＳｉＯ□層、 １８はｐ型電極、 １９はｎ型電極 Ａ＼ｆｕ月のレーＶ゛の才咋迂す呂口 子１ ロ 千を口助１．−”７’あ討ｙとｉ−ｑ酊面圀亭 ２ 図 ７Ｐ型電極 イ疋糊のが一υ″のび汀面口 茅３０ 玉子）し八゛”＄４１囚 亭４圀
Claims (2)
- （１）第１のインジウム燐（ＩｎＰ）層（１２）、イン
ジウムガリウム砒素燐（ＩｎＧａＡｓＰ）層、もしくは
インジウムガリウム砒素（ＩｎＧａＡｓ）層（１３）、
第２のインジウム燐（ＩｎＰ）層（１４）の３層を有し
、これらの層の側面に接して、インジウム燐（ＩｎＰ）
に格子整合し、かつインジウム燐（ＩｎＰ）より禁制帯
幅が広い半導体層（１５）を設けてなることを特徴とす
る半導体発光装置。 - （２）前記インジウム燐（ＩｎＰ）より禁制帯幅が広い
半導体層（１５）が亜鉛テルル（ＺｎＴｅ）と亜鉛セレ
ン（ＺｎＳｅ）の混晶層であることを特徴とする特許請
求の範囲第１項記載の半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22401485A JPS6284581A (ja) | 1985-10-08 | 1985-10-08 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22401485A JPS6284581A (ja) | 1985-10-08 | 1985-10-08 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6284581A true JPS6284581A (ja) | 1987-04-18 |
Family
ID=16807234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22401485A Pending JPS6284581A (ja) | 1985-10-08 | 1985-10-08 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6284581A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01135086A (ja) * | 1987-11-20 | 1989-05-26 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザ |
| JPH01189185A (ja) * | 1988-01-23 | 1989-07-28 | Nippon Telegr & Teleph Corp <Ntt> | 埋込み構造半導体レーザの製造方法 |
| JPH01236671A (ja) * | 1988-03-17 | 1989-09-21 | Seiko Epson Corp | 半導体レーザの製造方法 |
| US5834361A (en) * | 1995-04-17 | 1998-11-10 | Nec Corporation | Multi-layer structure for II-VI group compound semiconductor on an InP substrate and method for forming the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5724587A (en) * | 1980-07-21 | 1982-02-09 | Nec Corp | Light-emitting device |
| JPS6062175A (ja) * | 1983-09-14 | 1985-04-10 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1985
- 1985-10-08 JP JP22401485A patent/JPS6284581A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5724587A (en) * | 1980-07-21 | 1982-02-09 | Nec Corp | Light-emitting device |
| JPS6062175A (ja) * | 1983-09-14 | 1985-04-10 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01135086A (ja) * | 1987-11-20 | 1989-05-26 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザ |
| JPH01189185A (ja) * | 1988-01-23 | 1989-07-28 | Nippon Telegr & Teleph Corp <Ntt> | 埋込み構造半導体レーザの製造方法 |
| JPH01236671A (ja) * | 1988-03-17 | 1989-09-21 | Seiko Epson Corp | 半導体レーザの製造方法 |
| US5834361A (en) * | 1995-04-17 | 1998-11-10 | Nec Corporation | Multi-layer structure for II-VI group compound semiconductor on an InP substrate and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4378255A (en) | Method for producing integrated semiconductor light emitter | |
| KR100648392B1 (ko) | 인듐인-계 구조들에서 아연 확산을 차단하기 위한 장벽으로서 인듐인-계 층에서의 알루미늄 스파이크들을 포함하는 전자 디바이스 및 광전자 디바이스 | |
| US6855959B2 (en) | Nitride based semiconductor photo-luminescent device | |
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| JPH0381317B2 (ja) | ||
| US5115443A (en) | Semiconductor laser apparatus | |
| US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
| US5271028A (en) | Semiconductor laser device | |
| US20050058169A1 (en) | Semiconductor laser device and method for fabricating the same | |
| JPH08255950A (ja) | 半導体レーザ | |
| JPS6284581A (ja) | 半導体発光装置 | |
| JP2001077465A (ja) | 半導体レーザ及びその製造方法 | |
| JPH07254750A (ja) | 半導体レーザ | |
| JPH05218585A (ja) | 半導体発光装置 | |
| US4969151A (en) | Semiconductor laser devices | |
| JP4163321B2 (ja) | 半導体発光装置 | |
| US5145807A (en) | Method of making semiconductor laser devices | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH04199587A (ja) | 光半導体素子 | |
| JPS6244717B2 (ja) | ||
| JPS6316689A (ja) | 半導体装置 | |
| JPS62279688A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH01313985A (ja) | 半導体発光装置の製造方法 | |
| JPS6252984A (ja) | 自己整合電流狭窄型半導体発光素子 | |
| JP3206573B2 (ja) | 半導体レーザおよびその作製方法 |