JPS6017172B2 - デジタル式自動レベル設定装置 - Google Patents

デジタル式自動レベル設定装置

Info

Publication number
JPS6017172B2
JPS6017172B2 JP53078141A JP7814178A JPS6017172B2 JP S6017172 B2 JPS6017172 B2 JP S6017172B2 JP 53078141 A JP53078141 A JP 53078141A JP 7814178 A JP7814178 A JP 7814178A JP S6017172 B2 JPS6017172 B2 JP S6017172B2
Authority
JP
Japan
Prior art keywords
digital
output
level
setting device
attenuation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53078141A
Other languages
English (en)
Other versions
JPS555526A (en
Inventor
雅夫 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP53078141A priority Critical patent/JPS6017172B2/ja
Publication of JPS555526A publication Critical patent/JPS555526A/ja
Publication of JPS6017172B2 publication Critical patent/JPS6017172B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/001Digital control of analog signals

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 本発明はテープデッキなどに用いて好適なデジタル式目
敷レベル設定装置に関するもので、特に入力信号のダイ
ナミックレンジを圧縮することなく自動的に最適レベル
に設定できるようにしたものである。
従釆、テープデッキなどにおいて録音しようとする場合
、VUメータを監視しながら加えられた入力信号を手動
の可変抵抗器で適当なしベルに調節するか、またはAG
Cと称される自動利得制御装置により、入力信号の平均
値に応じて記録レベルを自動的に調節していた。
しかし、前者の調節の仕方では操作の煩わしさがあり、
また、後者の場合には入力信号のダイナミックレンジが
圧縮されて記録されるという問題があるため、これらを
克服するものとして、従来、次のような方式が提案され
ている。
その第1は、大きな入力信号が到来すると可変抵抗器に
連結されたモータを駆動して減衰量を増し、歪のない録
音を行なおうとするものである。これは機械的な構成部
品が増えるばかりでなく、精度の点でも十分満足なもの
ではない。第2には、信号レベルに応じた直流電圧を発
生する回路と、その直流電圧を記憶させ、その記憶信号
に応じて信号伝送路の利得を制御する回路とで構成され
、必要に応じてスイッチによって記憶信号を更新し、大
きな入力信号に応じた利得設定を行なう方法がある。こ
の場合、記憶素子にはコンデンサが用いられるのが普通
であり、電界効果トランジスタなどの入力抵抗の高い可
変抵抗素子を用いたとしてもコンデンサのリーク電流に
より長時間同一利得を維持するのが困難であった。さら
に理想的な記憶素子があったとしても、アナログ量を扱
うため、制御の直線性や制御範囲に限界があるなどの欠
点があつた。本発明は、入力信号レベルを検出し、それ
をAD(アナログーデジタル)コンバータによってデジ
タル量に変換し、信号伝送路に配置された抵抗減衰器群
の減衰量をデジタル的に制御してレベル設定を行なうよ
うに構成することにより、前記従来の問題点を解決し得
るデジタル式目勤レベル設定装置を提供するものである
以下、本発明を図示の実施例に基いて説明する。第1図
は本発明の一実施例の要部回路構成を示すブロック図で
、図中の1および2はそれぞれ信号の入力信号と出力端
子、3は抵抗減衰器群で、これは上記入力端子1と出力
様子2間に配置されている。
レベル検出器6は入力端子1に接続され、その出力はA
Dコンバータ7、スイッチ8を経てデジタルカウンタ5
に至り、さらにデジタル制御部4を経て抵抗減衰器群3
に供給される。この第1図の構成において、入力端子1
には例えば音声信号などのアナログ信号が印加され、出
力端子2にはしベル設定されたアナログ信号が得られる
。レベル設定はスイッチ8により行なう。
スイッチ8は常開スイッチで、開放時が保持状態、短絡
時が設定状態である。レベル設定を行なおうとする時に
はスイッチ8を押して設定状態にする。入力信号はしベ
ル検出器6により信号レベルに応じた直流電圧に変換さ
れ、これはADコンパ−外こよってデジタル信号、たと
えばパルス数に変換される。今、スイッチ8は短絡状態
であるから、上記パルスはデジタルカウンタ5に与えら
れる。デジタルカウンタ5は入力されたパルス数に応じ
た計数を実行し、その計数出力をデジタル制御部4に印
加する。デジタル制御部4は、デジタルカウンタ5から
次々と送られてくる計数出力のうち、最大値を検出し、
かつ保持する働きをする。すなわちピークホールド動作
をデジタル的に行ない、そのデジタル出力を抵抗減衰器
群3に制御信号として与える。抵抗減衰器群3はアナロ
グスイッチを含む抵抗減衰器群が複数個あり、各抵抗減
衰器はデジタル制御部4より与えられるデジタル出力に
応じて減衰または非減衰状態に制御され、総合の減衰量
が決定される。したがって、スイッチ8を押している設
定状態では、その期間中の最大入力に応じた減衰量が設
定される。すなわち最大入力が大きい時には減衰量が大
きくなるように設定される。スイッチ8を開放して保持
状態にすればデジタルカウン夕5へのパルス入力は遮断
されるためデジタルカウンタは計数を行なわず、設定状
態で計数値をそおまま保持し続ける。したがって抵抗減
衰器群3の減衰量も設定状態で設定された値に保持され
る。このようにレベル設定がスイッチ8を押すだけで自
動的に行なえ、かつその設定値は保持状態で全く変化し
ない。第2図は本発明の主要部について、より具体化し
た実施例を示すものであり、第1図と同一部分は同一の
符号を付している。
同図において、第1図のレベル検出器6に相当するピー
ク検出器9は入力信号のピークレベルを検出する回路で
、通常は絶対値回路と時定数の短かし、平滑回路とで構
成される。パルス発生器10はADコンバータ7のクロ
ツクパルスとADコンバータ7でサンプルされる毎にデ
ジタルカウンタ5をクリアするためのクリアパルスとを
発生する。ANDゲート回路12,13およびィンバー
タ11はスイッチ8の操作によってデジタルカゥンタ5
を計数または保持状態に制御する働きをする。ラツチ回
路14とコンパレータ15は第1図におけるデジタル制
御部4を形成し、ラッチ回路14は非ラツチ状態におい
てはデジタルカウンタ5の計数値をそのまま出力し、ラ
ッチ状態では入力に関係なく前の値を維持する働きをす
る。コンパレータ15はデジタルカウンタ5の計数出力
A,,A2,A3,へとラツチ回路の出力B.,B2,
&,&とを比較し、A>Bなる関係にあるときのみパル
スを出力し、このパルスがラッチ回路14のラツチをは
ずして非ラツチ状態にし、デジタルカウンタ5の出力を
ラッチ回路14に出力する。以上の説明から明らかなよ
うに、ラツチ回路14とコンパレータ15は、デジタル
カウンタ5の計数出力A,,A2,A3,へがそれぞれ
以前のラッチ出力B,&,&,B4より大きい時のみラ
ツチ出力を更新し、小さい時は前の出力を保持する。
したがってデジタルカウンタ5から順次送られてくる計
数値の最大値がラッチ回路14の出力に得られることに
なる。抵抗減衰器群3は4段の抵抗減衰器群とアナログ
スイッチで構成されている。
抵抗16,17、アナログスイッチ18およびバッファ
増幅器19は1段目の抵抗減衰器群を構成し、アナログ
スイッチ18はそのゲートに与えられるラッチ回路14
の出力B,が「H」(TTLロジックのハイレベル)の
時に導適状態、「L」(TTLロジックのローレベル)
の時に遮断状態となるから、結局、ラッチ回路14の出
力B,が「H」の時に1段目の抵抗減衰器群は抵抗16
と17による分圧比で減衰状態を呈し、B,が「L」の
時は非減衰状態となる。バッファ増幅器19は1段目と
2段目の抵抗減衰器の相互影響を防止する働きをする。
同機に抵抗20,21とアナログスイッチ22およびバ
ッファ増幅器23は2段目の抵抗減衰器を、抵抗24,
25とアナログスイッチ26およびバッファ増幅器27
は3段目の抵抗減衰器を、そして抵抗28,29とアナ
ログスイッチ30およびバッファ増幅器31は4段目の
抵抗減衰器をそれぞれ構成している。それらの1段目か
ら4段目までの各抵抗減衰器は縦縞接続されて抵抗減衰
器群3を形成し、各抵抗減衰器はそれぞれ減衰状態にお
いて異なる減衰量、例えばldB、2dB、4dB、幻
Bに設定されている。この第2図のデジタル式目動レベ
ル設定装置においてレベル設定を行なおうとする時には
スイッチ8を押して設定状態にする。
入力信号はピーク検出器9により正負いずれかのピーク
レベルに対応した直流電圧に変換され、これはADコン
パ−夕7によって一定期間毎にサンプルされ、そのサン
プル値は例えばパルス数に変換されて一定期間毎にAN
Dゲート回路12に送られる。今、スイッチ8は押され
て短絡状態にあるから、ANDゲ−ト回路12の他方の
入力端子にはィンバータ11を経て「H」レベルが印加
されており、前記ADコンバータ7の出力パルスはデジ
タルカウンタ5の計数入力端子(IN)に与えられるこ
とになる。ANDゲート回路1 3にはインバータ1
1を経た「H」レベルとパルス発生器10からクリア用
のパルスとが印加され、その出力がデジタルカウンタ5
のクリア入力に与えられる。パルス発生器10からのク
リア用パルスは、ADコンバータ7が一定期間毎にサン
プルするのに同期し、かつADコンバータ7がサンプル
値をパルス数に変換して出力する直前に発生される。要
するに、デジタルカウンタ5のクリア入力端子(CL)
に印加されるクリアパルスは、それ以前の計数値を累積
しないようにデジタルカウンタ5の計数値を0にクリア
し、次のサンプル値に相当する計数に備えさせる。した
がって、デジタルカウンタ5は、入力信号のピークレベ
ルの一定期間毎のサンプル値に相当する計数値を出力る
。この計数値は前述したラツチ回路14およびコンパレ
ータ15による最大値保持動作により、スイッチ8を押
している期間の最大値がラッチ回路14の出力B,&,
&,&に得られる。ラッチ回路14の出力は抵抗減衰器
群3の各アナログスイッチ18,22,26,30‘こ
接続され、1段目から4段目までの抵抗減衰器を減衰状
態もしくは非減衰状態に制御し、抵抗減衰器群3の総合
減衰量を制御する。この例では入力信号のピークレベル
が非常に高く、ラッチ回路14の出力B,,&,B3,
&が全て「H」になると各抵抗減衰器は全て減衰状態と
なり、その減衰量は1母Bとなり、入力端子1に与えら
れた信号を1母艦減衰させて出力端子2に送り出すこと
になる。また、入力信号のピークレベルが非常に低く、
例えばラッチ回路14の出力が全て「L」となると抵抗
減衰器群3は非減衰状態となり、入力信号を減衰させる
ことなく出力端子2に送り出すことになる。したがって
出力端子2には概略一定レベルの信号が得られることに
なる。スイッチ8を離すとANDゲート回路12および
13の入力には「L」レベルが与えられるためデジタル
カウンタ5の計数入力端子(IN)およびクリア入力(
CL)にはパルスが印加されず計数およびクリア動作を
行なわない。
したがってラッチ回路14の出力は以前の計数値を保持
し続ける。このようにスイッチ8は短絡時が設定状態、
開放時が保持状態であり、設定状態で入力信号のピーク
値を計測し、そのピーク値に相当したレベル設定を実行
し、保持状態では、そのレベル設定を保持し続ける。第
1図および第2図で説明したデジタル式目勤レベル設定
装置は、例えばテープデッキの録音レベル設定に用いる
ことができる。
その場合、出力端子2がテープデッキの録音増幅器に接
続され、磁気へッド‘こ記録電流が供給される。スイッ
チ8の設定状態で抵抗減衰器群3の減衰量は例えば磁気
テープの最大記録レベルに入力信号のピークが記録され
るように設定される。このようにすれば、入力信号のピ
ークレベルが磁気テープの最大記録レベルに記録され、
それ以外の信号レベルでは最大記録レベル以下に記録さ
れる。
したがって、入力信号は磁気テープの飽和ひずみを受け
ることなく記録され、ひずみの生じない記録が自動的に
行なえることになる。本発明のデジタル式目動レベル設
定装置は、スイッチ8を押すだけで最適レベル設定が実
行されるため操作の煩わしごから解放される上に、入力
信号のダイナミックレンジが圧縮されて記録される心配
もない。
さらにモータなどの機械部品を使用せず純電子的に行な
えるため、コストダウンも容易である。また、従来のア
ナログ式のものに比較すれば、デジタル信号による制御
を行なうため精度が数段優れたものを実現できる上に、
保持状態での保持時間は電源を入れている限り永久であ
り、リーク電流による設定レベルのドリフトなどは全く
心配がないなどの数々の特長がある。第3図は本発明の
他の実施例を示すものであり、第2図と同一部分は同一
の符号を付している。この第3図はしベル設定の範囲を
広げ、かつ入力信号レベルと伝送路の減衰量をdB値で
関係づけて制御する自動レベル設定装置をテープデッキ
に応用した実施例である。同図において、マイクロホン
38で拾われた音声信号は増幅器39で増幅され抵抗減
衰器群(0)3′に加えられる。抵抗減衰器群(1)3
は抵抗減衰器群(0)3′に縦続接続され、その出力は
増幅器40を経てVUメータ41および録音用磁気ヘッ
ド42に供給される。一方、増幅器39の出力は第1図
のレベル検出器6や第2図のピーク検出器9に相当する
対数圧縮器34、全波整流回路35を経てADコンバー
タ7に導かれ、スイッチ8を介してBCDカウンタ(1
)32に供給される。ラッチ回路(1)14および(0
)14′の出力端子は抵抗減衰器群(1)3および(ロ
)3′に接続されているとともにコンパレータ(1)1
5および(0)15′にも接続され、さらにデコーダド
ラィバー(1)36および(0)36′を介して数字表
示器(1)37および(0)37′に接続されている。
以上の構成において、増幅器39からの音声信号は対数
圧縮機34により信号レベルの対数に比例した出力が取
り出される。
すなわち広い入力信号レベルをdB値で表現できるよう
に圧縮される。対数圧縮された信号は全波整流回路35
により、入力信号の正成分は正に、そして負成分は正に
反転され、コンデンサによって平滑されて出力される。
ここでの整流時定数は入力信号のピークレベルに対して
十分応答するように例えばlowsec以下に選ばれる
。したがって全波整流回路35の出力には、入力信号の
ピークレベルの対数に比例した直流電圧が得られる。こ
れはADコンバータ7でパルス数に変換され、スイッチ
8が押されて設定状態にある時にはBCDカウンタ(1
)32に入力される。BCDカウンタ(1)32は十進
数の1の桁を計数し、その桁上げパルスはBCDカウン
タ(0)33に供給され、8CDカウンタ(0)33は
十進数の10の桁を計数する。したがって、BCDカウ
ンタ(1)3 2および(0)33により、0から99
までの計数が可能となり、入力信号のピークレベルの■
Bから9虹Bまでを表現できることになる。計数値はコ
ンパレータ(1)15,(0)15′およびラツチ回路
(1)14,(0)14′により最大値が保持され、そ
のデジタル出力は抵抗減衰器群(1)3,(0)3′に
供給される。抵抗減衰器群(1)3は減衰量が1船、2
船、4船、釘Bの各抵抗減衰器を有し、ラッチ回路(1
)14の出力により、その減衰、非減衰が制御され、的
Bから虫旧までldBステップで減衰量を変化させる。
抵抗減衰器群(0)3′は減衰量がそれぞれ1のB、2
功旧、4比旧、8戊旧の抵抗減衰器を有し、ラツチ回路
(0)14′の出力により、その減衰、非減衰が制御さ
れ、山Bから90Bまで1Q旧ステップで減衰量を変化
させ得る。したがって入力信号のピークレベルが比旧か
ら9g旧まで変化するのに対応し信号伝送路の減衰量を
戊旧から99旧まで変化させることができ、約10MB
の範囲にわたって1船ステップで出力信号のピークレベ
ルが一定値になるように制御することができる。さらに
、ラツチ回路(1)14および(ロ)14′の出力はデ
コーダドライバー(1)36および(ロ)36′によっ
て十進数に変換された後、発光ダイオード使用の7セグ
メントの数字表示器(1)37および(D)37′を駆
動し、信号伝送路の減衰量が船値で数字表示される。
もちろん数字表示器による表示は減衰量に限らず、例え
ば設定された信号レベルを表示することも容易にできる
。この数字表示は記録レベルの記憶や、入力ピークレベ
ルのモニターとして活用することができる。テープデッ
キの録音回路において、従来の可変抵抗器による減衰量
を用いていたとすると、使用者はVUメータを監視しな
がら可変抵抗器を操作してレベル設定するわけであるが
、この場合、VUメータは時々刻々と指示値が変化する
ものであり、最適レベルに設定するには相当の熟練を必
要とする。
これに対し第3図に示すごときデジタル式目勤レベル調
節装置を用いれば、VUメータを監視する必要はなく、
使用者は単にスイッチ8を一定時間押した後離せば自動
的に最適レベルに設定されるため極めて容易に良質な録
音を行なうことができる。この装置において、全く飽和
ひずみの生じない録音をしようとすれば、録音しようと
するソースを設定状態で一度計測してから保持状態に切
換えて記録するのが理想的であるが、FM放送や通常の
音楽を録音する場合はスイッチ8を数秒から数十秒設定
状態にするだけで十分ピークレベルが検知される。
以上詳述したように、本発明は入力信号レベルを検出し
、ADコンバータでデジタル量に変換した後、その最大
値を求め、その値を保持して信号伝送路に配置された抵
抗減衰器群の減衰量をデジタル的に制御してレベル設定
を行なうように構成したため、テープデッキの録音回路
におけるレベル設定などに利用すれば、テープでの飽和
ひずみを生じない良質な録音を自動時に行なうことがで
きるという非常にすぐれた効果を得ることができるもの
である。
さらに本発明は利得の設定をデジタル的に行なうため高
精度で、かつ設定利得のドリフトが全くないという優れ
た特長も有する。
【図面の簡単な説明】
第1図は本発明の基本的ブロック構成図、第2図は本発
明の−実施例の要部回路構成図、第3図は本発明の他の
実施例の要部回路構成図である。 1・・・・・・入力端子、2・・・・・・出力端子、3
,3′・・・・・・抵抗減衰器群、4・・・・・・デジ
タル制御部、5・・・・・・デジタルカウンタ、6……
レベル検出器、7・・・・・・ADコンバータ、8……
スイツチ、9……ピーク検出器、14・・・・・・ラッ
チ回路、15,15′・・…・コンパレータ、34・・
・・・・対数圧縮器、35・・・.・.全波整流回路、
36,36′・・・・・・デコーダドラィバー、37,
37′・・・・・・数字表示器。 第1図第2図 第3図

Claims (1)

  1. 【特許請求の範囲】 1 入力端子と出力端子間のアナログ信号伝送路中に配
    置された抵抗減衰器群と、前記入力端子の入力信号のピ
    ークレベルを検出するレベル検出器と、そのレベル検出
    器の出力をデジタル信号に変換するADコンバータと、
    そのADコンバータのデジタル出力が入力され、かつデ
    ジタル入力に応じて計数を実行するデジタルカウンタお
    よび、そのデジタルカウンタの計数最大値を保持し、前
    記抵抗減衰器群の信号減衰量を制御するデジタル制御部
    を具備し、前記アナログ信号伝送路の入力信号レベルに
    応じて前記抵抗減衰群の減衰量を制御するように構成す
    るとともに、前記入力信号のピークレベル検出は所定時
    間のみ行なわせ、それ以外はデジタルカウンタの計数を
    停止させて前記抵抗減衰器群の減衰量を一定に保持する
    ように構成したことを特徴とするデジタル式自動レベル
    設定装置。 2 デジタル制御部は、ラツチ回路とコンパレータを含
    めて成り、デジタルカウンタの計数出力と前記ラツチ回
    路の出力とを前記コンパレータに入力し、前記計数出力
    が前記ラツチ回路の出力よりも大きい時のみ、そのラツ
    チ回路のラツチ動作を解放し、それ以外はラツチ動作を
    続けるごとく構成されていることを特徴とする特許請求
    の範囲第1項記載のデジタル式自動レベル設定装置。 3 抵抗減衰器群は、抵抗による減衰器と、それを減衰
    状態と非減衰状態に制御する複数個のアナログスイツチ
    を含めて構成され、ラツチ回路の出力により前記アナロ
    グスイツチをオン、オフすることにより前記抵抗減衰器
    群の減衰量を制御するように構成されていることを特徴
    とする特許請求の範囲第2項記載のデジタル式自動レベ
    ル設定装置。 4 レベル検出器の出力は、入力信号レベルの対数に比
    例した出力とし、抵抗減衰器群の減衰量はデシベル値で
    設定するように構成されていることを特徴とする特許請
    求の範囲第1項記載のデジタル式自動レベル設定装置。 5 ADコンバータは、レベル検出器の出力電圧に比例
    したパルス数を発生するように構成されていることを特
    徴とする特許請求の範囲第1項記載のデジタル式自動レ
    ベル設定装置。6 ADコンバータは、レベル検出器の
    出力電圧を一定期間毎にデジタルパルス数に変換し、か
    つ一定期間毎にデジタルカウンタの計数値をクリアする
    ように構成されていることを特徴とする特許請求の範囲
    第1項記載のデジタル式自動レベル設定装置。 7 ラツチ回路の出力は、抵抗減衰器群を制御するとと
    もに表示器にも与えられて前記抵抗減衰器群の減衰量ま
    たは信号伝送路の信号レベルを表示するように構成され
    ていることを特徴とする特許請求の範囲第2項記載のデ
    ジタル式自動レベル設定装置。
JP53078141A 1978-06-27 1978-06-27 デジタル式自動レベル設定装置 Expired JPS6017172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53078141A JPS6017172B2 (ja) 1978-06-27 1978-06-27 デジタル式自動レベル設定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53078141A JPS6017172B2 (ja) 1978-06-27 1978-06-27 デジタル式自動レベル設定装置

Publications (2)

Publication Number Publication Date
JPS555526A JPS555526A (en) 1980-01-16
JPS6017172B2 true JPS6017172B2 (ja) 1985-05-01

Family

ID=13653594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53078141A Expired JPS6017172B2 (ja) 1978-06-27 1978-06-27 デジタル式自動レベル設定装置

Country Status (1)

Country Link
JP (1) JPS6017172B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190201U (ja) * 1986-05-24 1987-12-03

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5629146A (en) * 1979-08-20 1981-03-23 Toshiba Corp Photometric sensor of immersion type
JPS57113541U (ja) * 1980-12-29 1982-07-14
JPS57152740A (en) * 1981-03-17 1982-09-21 Hitachi Cable Ltd Optical receiving circuit
JPS5813006A (ja) * 1981-07-16 1983-01-25 Matsushita Electric Ind Co Ltd 自動レベル制御装置
JPS58220510A (ja) * 1982-06-16 1983-12-22 Tokyo Keiki Co Ltd エンコ−ダの温度補償回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5641397Y2 (ja) * 1977-02-24 1981-09-28

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190201U (ja) * 1986-05-24 1987-12-03

Also Published As

Publication number Publication date
JPS555526A (en) 1980-01-16

Similar Documents

Publication Publication Date Title
US4082998A (en) Dual slope integration circuit
JPH0560049B2 (ja)
US4966160A (en) Acoustic admittance measuring apparatus with wide dynamic range and logarithmic output
JPS6017172B2 (ja) デジタル式自動レベル設定装置
US4274117A (en) Digital record level setting system
US4064515A (en) Analog to digital converter for a plurality of analog channels
US3545564A (en) Sound level indicator for the precise determination of sound levels
US3968697A (en) Sound level meter
US4904954A (en) Ultrasonic signal amplifier circuit and system of gain control thereof
JPH0133963B2 (ja)
JPS6022846B2 (ja) 自動レベル設定装置
JPS6046886B2 (ja) デジタル自動レベル設定装置
US4145661A (en) Precision measuring amplifier
JPS58172560A (ja) D/aコンバ−タの直線性測定方法
JPS6148289B2 (ja)
JPH0470804B2 (ja)
US4276508A (en) Electronic attenuator apparatus
JPS6111007B2 (ja)
JP3616483B2 (ja) レーダ受信機の自動利得制御回路
SU1126888A1 (ru) Способ измерени посто нной составл ющей периодического сигнала
JPH04192705A (ja) 自動利得制御回路
JPS6118826B2 (ja)
JPS6245621B2 (ja)
JP3027852B2 (ja) 自動調整機能付対数増幅器
JPS6244722B2 (ja)