JPS6244722B2 - - Google Patents

Info

Publication number
JPS6244722B2
JPS6244722B2 JP54157121A JP15712179A JPS6244722B2 JP S6244722 B2 JPS6244722 B2 JP S6244722B2 JP 54157121 A JP54157121 A JP 54157121A JP 15712179 A JP15712179 A JP 15712179A JP S6244722 B2 JPS6244722 B2 JP S6244722B2
Authority
JP
Japan
Prior art keywords
counter
level
power
switch
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54157121A
Other languages
English (en)
Other versions
JPS5679507A (en
Inventor
Masao Tomita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15712179A priority Critical patent/JPS5679507A/ja
Publication of JPS5679507A publication Critical patent/JPS5679507A/ja
Publication of JPS6244722B2 publication Critical patent/JPS6244722B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 本発明はテープデツキなどに用いて好適な信号
レベル設定装置に関するもので、特に電源投入時
や入力信号レベルを検知して自動的にレベル設定
を行なう期間など過渡状態における特性を良好に
したデジタル式レベル設定装置を提供するもので
ある。
従来、テープデツキなどにおいて録音しようと
する場合、レベルメータを監視しながら手動の可
変抵抗器で調節するのが普通であつた。しかしな
がら最適レベルに設定するには熟練を要し、その
操作も煩わしいという欠点があつた。
本発明は上記欠点を解決するために、デジタル
信号によつて利得が制御される可変利得回路を信
号伝送路に配置し、一定期間中の最大入力レベル
に相当するデジタル信号で利得を設定することに
より自動的に最適録音レベルに設定するととも
に、前記可変利得回路には任意に設定されたデジ
タル信号を与えることができるように構成し、電
源投入時や、自動設定中など利得が変化する期間
は、一定のプリセツト値に利得を設定しておき、
その後、利得設定が一定値に落ちついた時点で切
り換えるように構成することにより、快適な自動
レベル設定を可能としたものである。以下、本発
明を図示の実施例に基いて説明する。
第1図は本発明の一実施例の要部回路構成を示
すブロツク図で、図中の1および2はそれぞれ信
号の入力端子と出力端子、3は可変利得回路で、
これは上記入力端子1と出力端子2間に配置され
ている。レベル検出器6は入力端子1に結合さ
れ、その出力はAD(アナログ−デジタル)コン
バータ7、切換スイツチ10を経てカウンタ5に
至り、さらにデジタル制御部4を経て可変利得回
路3に供給される。操作スイツチ9はパルス発生
器8を経て切換スイツチ10に接続され、プリセ
ツト値発生器11はカウンタ5のロード入力端子
に接続されている。カウンタ5のロード制御端子
にはトランジスタ17のコレクタが接続され、ト
ランジスタ17のエミツタは接地、ベースはコン
デンサ15を経て接地されている。トランジスタ
のベースおよびコレクタにはそれぞれ抵抗14,
16が接続され、直流電源12から電源スイツチ
13を介して直流電圧Vccが与えられる。
このような第1図の構成において、入力端子1
には例えば録音しようとする音声信号が印加さ
れ、出力端子2にはレベル設定された音声信号が
得られ、これは例えば周知の記録増幅器を経て録
音用磁気ヘツドに供給される。
今、切換スイツチ10がMANUAL側にある時
を考える。この場合、レベルの設定は操作スイツ
チ9を手動で操作することにより行なう。すなわ
ち操作スイツチ9を操作すれば、パルス発生器8
は計数用のパルスを発生し、この計数パルスはカ
ウンタ5を計数させる。カウンタ5は計数に応じ
たバイナリ情報を出力し、デジタル制御部4を経
て可変利得回路3に与えられる。可変利得回路3
は例えばアナログスイツチを含む抵抗減衰器が複
数個あり、各抵抗減衰器はカウンタ5のバイナリ
出力に応じた減衰度に設定される。したがつて操
作スイツチ9の操作によつて可変利得回路3の利
得をデジタル的に制御でき、出力端子2に任意の
レベルの音声信号が操作スイツチ9の手動操作に
よつて得られる。なお、デジタル制御部4は、こ
のMANUALモードにおいてはカウンタ5の計数
出力をそのまま可変利得回路3に供給する。
次に切換スイツチ10がAUTO側にある時の
動作について説明する。
通常、切換スイツチ10は自動復帰式のものを
用い、AUTOモードになつているのは操作者が
押し続けている状態であり、離すとMANUALモ
ードへ自動復帰する。したがつて、AUTOモー
ドは信号伝送路のレベル設定を自動的に行なおう
とする時にだけ切換スイツチ10をその状態にす
る。この場合、入力信号はレベル検出器により信
号レベルに応じた直流電圧に変換され、これは
ADコンバータ7によつてデジタル信号、例えば
パルス数に変換される。
今、切換スイツチ10はAUTO状態であるか
ら、このパルスはカウンタ5に与えられる。カウ
ンタ5は入力されたパルス数に応じた計数を実行
し、その計数出力をデジタル制御部4に印加す
る。デジタル制御部4はデジタルカウンタから
次々と送られてくる計数出力のうち最大値を検出
し、かつ保持する働きをする。すなわちピークホ
ールド動作をデジタル的に行ない、そのデジタル
出力を可変利得回路3に制御信号として与える。
可変利得回路3は前述したようにアナログスイツ
チを含む抵抗減衰器が復数個あり、各抵抗減衰器
はデジタル制御部4から与えられるデジタル出力
に応じて減衰または非減衰状態に制御され、総合
の減衰量が決定される。したがつて切換スイツチ
10をAUTOモードにしている状態では、その
期間中の最大入力に応じて減衰量に設定される。
すなわち最大入力が大きい時には減衰量が大きく
なるように設定される。切換スイツチ10を離す
と自動的にMANUALモードに戻り、カウンタ5
へのパルス入力は操作スイツチ9を操作しない限
り遮断されるため、カウンタ5は計数を行なわ
ず、AUTOモードで計数された計数値をそのま
ま保持し続ける。したがつて可変利得回路3の減
衰量はAUTOモードで設定された値に保持され
る。この自動−手動切換式信号レベル設定装置に
よるレベル設定は、使用者が先ず切換スイツチ1
0をAUTOモードにして入力端子1に与えられ
る入力信号のレベルに応じた利得設定を自動的に
行ない、次にMANUALモードにおいて操作スイ
ツチ9を操作して、操作者の“好み”や“勘”を
生かした設定に変更することにより、容易かつ効
果的に行なうことができる。
このような動作をする回路を例えばテープデツ
キに装備した場合、テープデツキの電源を投入し
た瞬間に異常なレベルが出力端子2に現われる心
配がある。すなわち、切換スイツチ10が
AUTO側にあつて電源が投入された場合を考え
ると、レベル検出器6の入力には電源スイツチ1
3の投入直後には信号が現われず、幾らかの時間
遅れがある。そのため、ADコンバータ7の出力
には、しばらくパルスが現われず、カウンタ5の
計数入力端子にはパルスが印加されない。したが
つて、カウンタ5の計数値は0であり、可変利得
回路3での減衰は0で最大利得を示し、出力端子
2に大きなレベルが瞬間的に現われ、これを記録
すると飽和ひずみを生じてしまう。
このように、電源投入時の過渡的な異常動作を
防止するために本実施例では次の対策を施してい
る。電源スイツチ13が投入されると直流電源1
2からVccなる直流電圧が抵抗14および16の
接続点に与えられる。抵抗14とコンデンサ15
は積分回路を形成しており、コンデンサ15の両
端電圧は時間の経過とともに指数関数的に上昇す
る。この電圧がトランジスタ17のベース・エミ
ツタ間に与えられるから、この電圧がトランジス
タ17のベース・エミツタ間順方向電圧VBE(シ
リコントランジスタで約0.7V)に達するまでの
時間はトランジスタ17は遮断状態であり、その
ためコレクタはVccの電位となる。コンデンサ1
5への充電電圧がVBEを越えるとトランジスタ1
7は導通状態となり、そのコレクタ電位は0
〔V〕に低下する。すなわちトランジスタ17の
コレクタ電位は、電源スイツチ13が投入される
と同時にVcc〔V〕に上昇し、抵抗14とコンデ
ンサ15の時定数で決まる所定時間後に0〔V〕
になる。この電圧がカウンタ5のロード制御端子
に加えられているから、カウンタ5はトランジス
タ17のコレクタ電位がVcc〔V〕の期間中ロー
ド状態を呈し、ロード入力端子に与えられている
プリセツト値発生器11からのプリセツト値を計
数出力として出力している。ここで、プリセツト
値を適当な値に設定しておくことにより、出力端
子2に現われる信号レベルを電源投入直後におい
ても異常な高レベルとなるような現象を避けるこ
とができる。そして、一定時間後には、カウンタ
5はロード状態ではなくなり、計数入力端子に与
えられたパルスを計数するように動作する。した
がつて出力端子2には電源スイツチ13の投入直
後は、あらかじめ設定されたプリセツトレベルが
現われ、その後、AUTOスイツチによつて自動
レベル設定された最適レベルに切り換わる。
切換スイツチ10がMANUAL側にあつて電源
スイツチ13が投入されると、上述したと同様の
動作で出力端子2にはプリセツトレベルが現わ
れ、その後、操作スイツチ9の操作により、任意
のレベルに変更することができる。
このような電源投入直後のプリセツトレベルの
設定は、電源投入直後の録音において飽和ひずみ
を防止するのみならず、録音状態をスピーカでモ
ニターする通常の使い方において異常なレベル変
化を生じないため、快適なモニター音を出力する
ことができる。
カウンタ5によつて得られる計数値以外にカウ
ンタにロードされる適当なプリセツト値を用意し
ておき、電源投入時の過渡的な期間においては、
プリセツト値を選択し、それ以外には上記計数値
を選択するように構成したため、上記過渡状態に
おける設定レベルの変化を抑えることができ、快
適なレベル設定が実現できる効果があり、特にテ
ープデツキの録音回路におけるレベル設定などに
応用すれば多大の効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の要部ブロツク図で
ある。 1……入力端子、2……出力端子、3……可変
利得回路、4……デジタル制御部、5……カウン
タ、6……レベル検出器、7……ADコンバー
タ、8……パルス発生器、9……操作スイツチ、
10……切換スイツチ、11……プリセツト値発
生器、12……直流電源、13……電源スイツ
チ、14,16……抵抗、15……コンデンサ、
17……トランジスタ。

Claims (1)

  1. 【特許請求の範囲】 1 デジタル信号によつて利得が制御される可変
    利得回路を録音用信号伝送路に有し、前記可変利
    得回路に与えられるデジタル信号は通常の状態に
    おいてはカウンタの計数入力に与えられた信号量
    に関係する値とし、電源より電源スイツチを経て
    供給された電源ラインに抵抗とコンデンサよりな
    る積分回路を配し、前記コンデンサの両端電圧を
    スイツチ手段の制御端子間に与え、前記スイツチ
    手段の出力端子をカウンタのロード制御端子に与
    えて電源が投入された直後の所定時間においては
    任意に設定されたプリセツト値とするデジタル式
    レベル設定装置。 2 スイツチ手段がトランジスタであり、このス
    イツチ手段の制御端子間がエミツタ、ベース間で
    あり、出力端子がコレクタであることを特徴とす
    る特許請求の範囲第1項記載のデジタル式レベル
    設定装置。 3 特許請求の範囲第1項の記載において、前記
    通常の状態におけるカウンタへの計数入力は、手
    動操作により発生されるパルスと前記信号伝送路
    の信号レベルに対応したパルスのいずれかが選択
    されるように構成したことを特徴とするデジタル
    式レベル設定装置。
JP15712179A 1979-12-03 1979-12-03 Digital type level setting device Granted JPS5679507A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15712179A JPS5679507A (en) 1979-12-03 1979-12-03 Digital type level setting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15712179A JPS5679507A (en) 1979-12-03 1979-12-03 Digital type level setting device

Publications (2)

Publication Number Publication Date
JPS5679507A JPS5679507A (en) 1981-06-30
JPS6244722B2 true JPS6244722B2 (ja) 1987-09-22

Family

ID=15642665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15712179A Granted JPS5679507A (en) 1979-12-03 1979-12-03 Digital type level setting device

Country Status (1)

Country Link
JP (1) JPS5679507A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58194112A (ja) * 1982-05-07 1983-11-12 Akai Electric Co Ltd テ−プレコ−ダにおける録音レベル調整ボリウムの調整値自動記憶装置
JPS59169213A (ja) * 1983-03-16 1984-09-25 Nec Corp 音量可変装置
JP2523844Y2 (ja) * 1986-07-30 1997-01-29 株式会社ケンウッド オ−デイオシステム
JP4869868B2 (ja) * 2006-10-23 2012-02-08 パナソニック株式会社 増幅装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53106520A (en) * 1977-02-28 1978-09-16 Sony Corp Memory type gain controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53106520A (en) * 1977-02-28 1978-09-16 Sony Corp Memory type gain controller

Also Published As

Publication number Publication date
JPS5679507A (en) 1981-06-30

Similar Documents

Publication Publication Date Title
US4306114A (en) Automatic audio mixing selector device
US4983927A (en) Integrated audio amplifier with combined regulation of the "mute" and "standby" functions and the switching transients
US4542421A (en) Muting circuit in combination with a tape recorder
US3518375A (en) Voice override circuit
US3769592A (en) Squench circuit with time delay variable in accordance with strength of received signal
US4276604A (en) Automatic attenuation circuit
US4627101A (en) Muting circuit
GB1584632A (en) Systems for reducing noise transients
JPS6244722B2 (ja)
US4628539A (en) Muting circuit
US3660765A (en) Squelch circuit having short and long time constant filters for squelch tail elimination
CA1172710A (en) Level detecting circuit
US4405948A (en) Volume control signal coupling circuit in an audio signal processing system
US4190806A (en) Circuit arrangement for the selective compression or expansion of the dynamic range of a signal
EP0669712B1 (en) Control of frequency and/or phase characteristic in an (audio) amplifier
US4424538A (en) Tape recorder with digital automatic level control
JPH0133963B2 (ja)
JPS6339162B2 (ja)
US3548334A (en) Noise reduction circuit and system
JP2530033Y2 (ja) 音響機器の自動レベル設定装置
JP2898459B2 (ja) 音量コントロール回路
US4016502A (en) Dynamic range extender circuit for preamplifier
SK282411B6 (sk) Obvod riadenia signálu s niekoľkými časovými konštantami
JPS6022846B2 (ja) 自動レベル設定装置
JPS6148289B2 (ja)