JPS60170100A - Ｃｍｏｓ半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明の技術分野は、ＣＭＯ３集梢回路であり、特に、
欠陥のある回路を取り換えるために、冗長回路を使用可
能とづる機能を右するＣＭＯ３集積回路である。

背景技術 集積回路技術においては、欠陥の（１５る回路を取り換
えるために任意選択の冗長回路を使用することはよく知
られている。欠陥のある回路を使用禁止し、代わりの回
路を使用可能とするだめの従来技術の方法の一つの欠点
は、従来技術の「使用可能／使用禁止とＪ−る回路」は
づべてオンおよび（または）オフ状態で電力を消費する
ことである。

消費電力の節約はＣ０Ｍ５を用いる主な理由の一つであ
るから、どんなりＣ電力の消費も、可ｒ１ピな限り避【
プなければならない。

冗長または修復用回路に切り換えたり、セミカスタム回
路においているいろな任意選択回路の中から選び出す１
＝めに、電気的な手段またはレーザーを用いることは、
当該技術にＪ３いて知られＣいる。上述の方法は、欠陥
のある回路を救うという基本的な利益を得る１＝め、な
いしは、１組のマスクとその他のセットアツプのコスト
をもつでして１つまたはそれ以上の代りの１？６戒を用
意覆るために行われる。従来技術において知られている
全ての案は、切り換え動作の前か後で直流電力の消費を
要していＩＣにの特性は常に望ましくなく、低消費電力
で用いるための０Ｍ０８回路では特に望ましくない。

発明の開示 本発明は、オンおよびオフの両状態で電力を消費しない
［使用可能／使用禁止とする一路］に関する。第一の状
態では、回路は、一対のノードを論理゛１”および論理
１１０　Ｉ＋にそれぞれ保持し、他の回路によって解釈
・されるであろう電圧レベルの対を提供覆る。第二の状
態では、前記一対のノードの電圧は、反対の値を取る。

本発明の１つの特徴は、使用可能とするプＯ１？スがレ
ーザーまたは電気信乃によって行われることである。

実施例 第１図の回路は、トランジスタに直列に接続された２相
のヒユーズを含んでいる。左側において、１〕チｉ！ネ
ル・トランジスタ２２がＶｃｃど出力ノード１６との間
に接続されており、一般のポリシリコン・ヒユーズであ
るヒユーズ１２がノード１６とグランドとの間に接続さ
れている。右側において、ヒユーズ１０がＶｃｃど出力
ノード１５との間に直列に接続されてＪ３す、Ｎヂャネ
ル・トランジスタ２０がノード１５とグランドとの間に
接続されている。トランジスタ２０のゲートはノード１
．６に接続されており、トランジスタ２２のゲートはノ
ード１５に接続されている。Ｒ［１〕△ＩＲ″と呼ばれ
るノード１６と”　ＲＥ　ｌ）　Ａ　Ｉ　Ｒ”と呼ばれ
るノード１５の出力状態は第１表に示される。

通常通り、これらの状態は相補的であり、回路が働いて
いないときには反対の論理値をとる。ノード１６の出力
に伴う浮遊容量はキャパシタ１３で示され、ノード１５
の浮遊容量はキャパシタ１１で示される。本回路が非能
働とδえられる正常状態では、”ＲＥＰＡＩＲ”ライン
は論理１１０１１であり、逆の’ＲＥＰＡＩＲ”ライン
は電源電圧どなっている。この場合、１〜ランジスタ２
２はそのゲートが電源電圧となってオフにな・っている
。

１〜ランジスタ２０はそのゲートが０（Ｖ）となってや
はりＡノになっている。それ故、直流電力（ま消費され
ない。

逆の状態では、レー１Ｆ−あるいは大電流の電気１ｎ号
を用いてヒユーズ１０および１２の両方が破壊され、そ
れ故、前記電気的な接続は破壊される。

ここで用いる「ヒユーズ」という言葉は、通常は電流を
導通さけるが、過大電流やレーザビーム等のような刺檄
に応じて回路を聞くように変化するデバイスを意味して
いる１１人電流によるヒユーズの破壊はよく知られてＪ
３す、また電気の代わりにレーリ゛−光線によって破壊
されるデバイスを含めて「ヒユーズ」という言葉を用い
ることも当該技術において知られている。前記ヒユーズ
材料は通常のものであり１本発明の一部をなすものでは
ない。

前記ヒ１−ズか飛ばされ１＝　＋＊、回路がオンされた
とき、ノード１５はトランジスタ２０を通してグランド
に接続されたままでいる。電源゛電圧が上昇したとき、
トランジスタ２２はオンしてノード１６Ｉ３よびトラン
ジスタ２０のゲートを電源電圧にする。したがってトラ
ンジスタ２０はオンして、ノード１５を０（Ｖ）に維持
するグランドへの低インピーダンスの経路を提供する。

両トランジスタ２０およびトランジスタ２２は、このよ
うにオンされ、直流電流を消費しない安定した状態にラ
ッチされる。ノード１５ａ３よび１６の電圧は回路中の
他のトランジスタのゲートをオンまたはオフして、「使
用可能とする」または「使用禁止とする」１幾能を果た
すことが出来る。

第２図は、第１図の回路１００の非常に単純化した形の
応用例を示す。このような単純化は、応用の原理を最も
明瞭に示すためになされている。

バス１０２に接続された入力ライン１０１は、通常は回
路１１０で処理されることを予定される信号を運び、回
路１１０の出力はライン１０３を通して出力バス１０４
に渡される。バスト０２および１０４は単線であっても
任意数の線であってしよく、入力ライン１０１と出力ラ
イン１０３は両バスに交わるために、両バスに対応する
本数の線を持つであろう。バス１０２からの入力信号は
、通常のＮおよびＰチャネル・トランジスタの０ＭＯ８
対であるバス・１〜ランジスタ２５および２６を通る。

トランジスタ２５および２Ｇは、出力ノード１６をＰチ
ャネル・トランジスタ２６のゲートに接続されるととも
にノード１５をＮチャネル・トランジスタ２５のゲート
に接続され１〔回路１００によって制御される。通常動
作では、トランジスタ２５および２６の両方がオンし、
前記信号が妨げＩうれずに通過りる。

説明のために、回路１１０は欠陥が有り、回路１１０′
で訂き換えられるしのとづる。この場合、本発明の一部
をな寸ものではない通常のレーザー装置で回路１００の
ヒユーズ１０および１２、並びに回路１００′の対応づ
るヒユーズ１０′および１２′を破壊する。回路１００
と１００′の両方が通常の状態から反対の状態に切り換
わり、それ故、トランジスタ２５おにび２６は使用禁止
となり、トランジスタ２５′おにσ２６パが使用可能に
なる。

本発明を特定の具体例に応用する場合には、トランジス
タ２０および２２を、オン状態のそれらの抵抗値が、対
となるヒユーズの抵抗値より大きくなるように定めるよ
うに注意を払う必要がある。

また、電源が投入されたどきに回路を正しい状態に保つ
ために、ノード１５．１６の浮遊容量であるキャパシタ
１１および１３の大きさが、電源の立ち上がりの期間の
過渡現象（或いは他の過渡現象）を抑圧するのに充分な
大ぎいことも重要でｄ９る。信頼性のために、充分なキ
ャパシタを備えるべく、他のキャパシタを回路に追加し
てもよい。

次に、第３図を参照ターると、ヒユーズ１０Ｊ３よび１
２を電気的に飛ばり他の実施例が示されている。この回
路は第１図の回路を変形したものであって、１組の相補
信号Ｐ　Ｇ　ＭおよびＰ　Ｇ　Ｍで制り１１されるＰ形
トランジスタ３２およびＮ形トランジスタ３０の２つの
大電流トランジスタが追加８れている。トランジスタ３
２は勿論通常オフであって、オンすると、ＶＣＣからヒ
ユーズ１２を通ってグランドに達する低インピーダンス
の経路を形成ブる。トランジスタ３２の大電流８隼は、
ヒユーズ１２を飛ば１゛のに必要な電流よりずっと大き
くしである。Ｎ形トランジスタ３０は、ヒユー７．１０
を通ってグランドに通ずる経路を聞くことにより、同様
にしくヒ」−−ズ１０を飛ばＪ。ヒユーズの溶断電流は
、電源のどの２つの端子の間のものであってしよく、必
り゛しも電源とグランドとの間を流れるｂのひある必要
はない。

オン状態にＪｊｌノロ１〜ランジスクのインピーダンス
の典型的な値は１０Ωより小さく、前記ヒユーズのイン
ピーダンスの典型的な蛸は約１０００である。

Ｉ−’　Ｇ　ＭおにびＩ）　Ｇ　Ｍ仁シシは、事情に応
じ−Ｃ使用可能または使用禁止にリベき回（８にス・ｊ
づるアドレスに対応して通常のアドレス復号回ｊ路によ
りＡンチップで発生される。メモリーへの簡単な実施は
、アドレスピンに直接接続されてＪ３す、かつ専用ピン
上の信号またはある予約された領域内のアドレスによっ
て使用可能とされる復号回路を備えることによってなさ
れる。信号の使用可能（イネーブル）　］＋ｌ］間中に
ピンに！ゴえられるアドレスは、当該回路の状態を使用
可能から使用禁止に、Ｊ、Ｉこ（よイの逆に切り換えら
れるべさ回路１００を指示りる。

本発明の他の実施は、各回路１００に対してチップのボ
デー内にＰ　Ｇ　ＭおよびＰ　Ｇ　Ｍパッドを設【づ、
プローブテストのシーケンスの間に、欠陥のある回路を
使用禁止とし、さらに代りの回路を使用ｌり能とりるべ
く、該当するバッド」ニにブ１−１−ブがどかれるよう
にして、パッドに直接電圧を印加υることによってなさ
れる。

本発明は勿論これら２つの応用例に限られることはなく
、当業者は、持続する選択された１〕Ｃ１ツ号が必要と
されるときにはいつで・しでしデータを貯えるというに
うな他の目的にし本発明をりぐに応用できるであろう。

【図面の簡単な説明】

第１図は本発明の概略図を承り。 第２図はより大きな回路に８４Ｊる本発明の応用例を示
す 第３図は本発明の他の実施例を示Ｊ−０１０，１２・・
・ピー２−ズ、１５．１６・・・出力ノード、２０・・
・Ｎ形１〜ランジスタ、２２・・何〕形トランジスタ、
３０・・・Ｎ形ｌ〜ランジスタ、３２・・・Ｐ形１〜ラ
ンジスタ、１００．１００’・・・切り換え回路。 特轟′Ｉ出願人　しスデツク・コーポレイシミン代　理
　人　弁理士　大息　宗 図面の浄貫（内′１［ｒに変更なし） 手　続　ネ市　］Ｅ　再　（方式） 昭和６０年　２月１３日 特許庁長官　志　賀　学　殿 １、事件の表示 昭和６０年　特　ム′［願　第　３１９　号２、発明の
名称 ＣＭＯ８半導体宋偵回路 ３、補正をする者 事件との関係　特１１出願人 住　所　アメリカ合衆国テギ（ノス州　７５００６、キ
ャロルトン、ウェスト・り１コスビー・ロード　１２１
５名　称　モスチック・コーボレーｒジョン代表ｆ５ｕ
ス・ニス・エバンス ６、補正にＪ：り増加り′る発明の数　な　し７、補正
の対象

Claims (1)

1. 【特許請求の範囲】 １）少なくとも１つの出力ノードを第一の電圧レベルか
   ら第二の電圧レベルに切り換える回路を右ヅるＣ　Ｍ　
   ＯＳ　２Ｆ尋休体積回路であって、前記切り換えを行う
   回路は、 電源電圧ノードと第一の出力ノードとの間に接続された
   第一のＰ形トランジスタと、前記第一の出力ノードとグ
   ランドとの間に接続された第一のヒユーズと、 グランドと第二の出力ノードとの間に接続された第一の
   Ｎ形トランジスタと、前記第二の出力ノードと前記電Ｓ
   電圧ノードとの間に接続された第二のヒユーズとを具備
   してなり、 前記第一のＰ形トランジスタは前記第二の出力ノードに
   接続された第一のゲートを有しており、それによ−＞　
   ７　、前記第二のヒユーズが導通しているときにのみ前
   記電源電圧へ抵抗経路が形成され前記第一のＮ形トラン
   ジスタは前記第一の出力ノードに接続された第一のゲー
   １−を有しており、それによって、前記第一のヒユーズ
   が導通しているときにのみグランドへ抵抗経路が形成さ
   れるＣＭＯ８半導体集積回路。 ２）電圧差を有する第一８３よび第二の端子器に設けら
   れた前記第一および第二のヒユーズを通して低インピー
   ダンスの経路を形成することにより前記第一および第二
   のヒユーズを電気的に破壊する手段を含む特許請求の範
   囲第１項記載のＣＭＯ８半導体集積回路。 ３）第二のＰ形トランジスタが前記電源電圧ノードと前
   記第一の出力ノードとの間に前記第一のＰ形１〜ランジ
   スタと並列に接続され、前記第二のＰ形トランジスタは
   、前記第一のヒユーズを通し″（前記電源電圧ノードと
   グランドとの間に低インピーダンスの経路を形成するこ
   とにより前記第一のヒユーズを飛ばすべく、あらかじめ
   決められ１＝第一の信号によって制御されるゲートを右
   し、第二のＮ形トランジスタが前記第二の出ｈノードと
   グランドとの間に前記第一のＮ形トランジスタと並列に
   接続され、前記第二のＮ形トランジスタは、前記第二の
   ヒユーズを通して前記電源電圧ノードとグランドとの間
   に低インピーダンスの経路を形成づ”ることにより前記
   第二のヒ］、−ズを飛ばすべく、あらかじめ決められた
   第二の信号によって制御されるグー１〜を右りる特許請
   求の範囲第２項記載のＣＭＯ８半導体集積回路。