JPS6016766B2 - 位相遅れ補償フイルタ - Google Patents

Description

【発明の詳細な説明】 この発明は、たとえば、磁気記録再生装置のモータの位
相制御回路などにおいて、特に電源投入時におけるモー
タの立ち上り時間を短かくする場合などに使用する位相
遅れ補償フィル夕に関する。

第１図および第２図はそれぞれ従来の位相遅れ補償フィ
ル夕を示す回路図であり、第１図の場合はラグ・フィル
夕、第２図はラグ・リード・フィル夕を示している。

このうち、まず、第１図のラグ・フィル夕の場合は入力
端子１と出力端子２間に抵抗３が接続され、この抵抗３
と出力端子２との接続点はコンデンサ４を介して接地さ
れたものである。

また、Ｖｉｎは入力端子１に印加された入力電圧、Ｖｏ
ｕｔは出力端子２に現われる出力電圧である。

いま、この第１図のラグ・フィル夕において、抵抗３の
抵抗値をＲ、コンデンサ４の容量をＣＬとすると、伝達
関数はＶ肌６２− １ べ１｝Ｖ
ｉｎ（Ｓ）一ＳＲＣＬ＋１で表わされる。

一方、第２図に示すラグ・リード・フィル夕の場合には
、入力端子１と出力端子２間に抵抗５が接続され、この
抵抗５と出力端子２との接続点は抵抗６およびコンデン
サ７を直列に介して接地されているもので、抵抗５の抵
抗値をＲ，、抵抗６の抵抗値をＲ２とし、コンデンサ７
の容量をＣＬＬとした場合の伝達関数はｖ。

ｕｔ６） ＳＣＬＬＲ２十１ ・・・
【２１▽岡電一ＳＣＬＬ（Ｒ，十Ｒ２）十１で表わされ
る。

ところで、通常の磁気記録再生装置のモータの位相制御
回路における位相遅れ補償フィル夕の遮断周波数はたか
だか数ＨＺ程度であので、この位相遅れ補償フィル夕の
時定数により、モータの立ち上り時間が制限されると云
う欠点があった。

この発明は以上の点に鑑み、このような問題を解決する
と共にかかる欠点を除去すべ〈なされたもので、その目
的は簡単な回路構成によってラグ・フィルタまたはラグ
・リード・フィル夕の伝達特性を損うことなく、例えば
位相制御をかけたモー外こ適用した場合その立ち上がり
時間を短かくすることができ、また、設計も容易な位相
遅れ補償フィル夕を提供することにある。このような目
的を達成するため、この発明は、入力端子と出力端子間
に接続された第１抵抗と出力端子との接続点と接地間に
接続されたコンヂンサを第１および第２の２つのコンデ
ンサに分割し、この第１のコンデンサを上記第１抵抗と
上記出力端子との接続点と接地間に接続し、上記第２の
コンデンサを上記第１のコンデンサと上記出力端子との
接続点と定電圧が印加される電源端子間に接続して構成
するようにしたものである。

次に、図面に基づきこの発明の位相遅れ補償フィル夕の
実施例について説明すると、第３図はその一実施例を示
すラグ・フィル夕の回路図であって、この第３図におい
て、入力端子１と出力端子２との間には抵抗８が接続さ
れ、この抵抗８と出力端子２との接続点はコンデンサ９
を介して接地されているとともにコンデンサ１０を通し
て端子ｉｌに接続されている。つぎに、この第３図に示
す実施例の動作を説明する。

入力端子１にはＶｉｎの入力電圧が印加され、出力端子
２にはＶｏ山の電圧が現われ、そして、端子１ １には
定電圧ｙｃが印加されるようになっている。

いま、抵抗８の抵抗値をＲとし、コンデンサ９，１０の
容量とそれぞれＣＬ，，ＣＬ２とすると、この第３図の
ラグ・フィル夕の伝達関数はで表わされる。

したがって、たとえば、端子１１に印加する定電圧Ｖｃ
を電源電圧とすると、電源投入時には、定電圧Ｖｃはス
テップ状に変化する電圧となり、第４図（機軸に時間ｔ
をとり、縦軸に電圧をとって示す）に示すごとくなるの
で上記‘３拭により明らかに電源投入時に瞬時に出力端
子２にはＶ。

山＝Ｃ耳鼻そこＶＣ ‐‐‐■と云う電圧が出
力され、定電圧Ｖｃに関する項は時間軸においてェクス
ポーネンシャルに減衰し、定時間後には、出力電圧Ｖｏ
ｕｔは定電圧Ｖｃに依存しなくなり、入力電圧ｙｉｎの
み依存するようになる。また、上記｛３ー式のＶｉｎ（
Ｓ）の項と｛１｝式とは、Ｃ＝ＣＬ・十ＣＬ２とすると
、全く等しい式となる。

したがって、第１図に示すラグ・フィル夕のコンデンサ
４を第３図に示すごとく、コンデンサ９とｌｏとに分割
してやり、三鼻学；ＶＣが位相制御回路（図示せず）の
動作時の定常状態における出力電圧Ｖｏｕｔの値と等し
くなるように、コンデンサ９および１０を選定し、第３
図に示すような回路構成とすると、第１図に示すラグ・
フィル夕の伝達特性を損うことなく、電源投入時におけ
るモータの立ち上がり時間を短か〈することができる。
また、フィル夕のコンデンサを分割して補償フィル夕を
構成するようにしたので、設計も容易である。第５図は
この発明の位相遅れ補償フィル夕の他の実施例を示す回
路図であり、この第５図の場合は、ラグ・ＩＪ−ド・フ
ィル夕の場合である。

この第５図では、入力端子１と出力端子２との間に抵抗
１２が接続されており、この抵抗１２と出力端子２との
接続点は抵抗１３およびコンデンサ１４を直列に介して
接地され、さらに、この抵抗１３とコンデンサ１４との
接続点はコンデンサ１５を経て端子１１に接続されてい
る。このように構成された回路において、入力端子１に
は入力電圧Ｖｉｎが印加され、出力端子２には出力電圧
Ｖｏｕｔが現われ、端子１ １には定電圧Ｖｃが印加さ
れるのは第３図の場合と同様であり、また、抵抗１２お
よび１３の抵抗値をそれぞれＲ，，Ｒ２とし、コンデン
サ１４，１５の容量をそれぞれＣしＬ，，Ｃ山２とした
場合のこのラグ・リード・フィル夕の伝達関数はで表わ
される。

ここで、前記の第３図で示した実施例と同様に考えると
、電源投入時に、瞬時に出力電圧ＶｏｕｔはＲ，．Ｃ２
．・・‘６）（ＣＬＬ
，十ＣＬし２ＸＲ，十Ｒ２）Ｖｃとなり、位相制御回路
の定常動作時には、出力電圧Ｖｏｕｔは定電圧Ｖｃには
依存せず、入力電圧Ｖｉｎのみに依存する。

また、ＣＬＬ＝Ｃ山，十Ｃ山２とすると、上記｛５｝式
のＶｉｎ（Ｓ）の項と（２｝式は等しくなる。

したがって、第２図に示すラグ・リード・フィル夕のコ
ンデソサ７を第５図のコソデンサ１４とコンデンサー５
とに分割してやり、Ｒ，．Ｃ２
．・・（７｝（Ｃ山，十ＣＬＬ２ＸＲ，十Ｒ２）
Ｖｃを位相制御回路の定常動作時における出力電圧Ｖｏ
ｕｔの値と等しくなるように、コンデンサ１４，１５の
容量値を選択して、第５図に示す回路構成とすることに
より、第２図に示すラグ・リード・フィル夕の伝達特性
を損うことなく、電源投入時におけるモータの立ち上が
り時間を競かくすることができる。

また、第３図に示す実施例と同様に、フィル夕のコンデ
ンサを分割して補償フィル夕を構成するようにしたので
、設計も容易である。

ところで、上記の説明では、磁気記録再生装置のモータ
の位相制御回路における位相補償回路について述べたが
、この発明はこれに限定されるものではなく、たとえば
、静止画放送用のディスク装置におけるモータの位相制
御回路のように、モータを位相制御する必要があり、し
かも、モータの立ち上がり時間が問題となるような位相
制御回略にも適用できる。

また、上記の説明では、定電圧Ｖｃを電源電圧としたが
、定電圧ｙｃは第４図に示すようなステップ状に変化す
る電圧であればよい。

以上説明したように、この発明によれば、複雑な手段を
用いることなく、補償フィル夕部のコンデンサを第１お
よび第２のコンデンサに分割して構成し、このように構
成したフィルタ自体で位相遅れ補償回路を動作させるよ
うにした簡単な回路構成によって、ラグ・フィルタまた
はラグ・リード。

フィル夕の伝達特性を損うことなく、例えば位相制御を
かけたモータに適用した場合その立ち上がり時間を短か
くすることができ、また、設計も容易となるので、実用
上の効果は極めて大である。

【図面の簡単な説明】

第１図は従来のラグ・フィル夕を示す回路図、第２図は
従来のラグ・リード・フィル夕を示す回路図、第３図は
この発明の位相遅れ補償フィル夕の一実施例を示す回路
図、第４図は同上位相遅れ補償フィル夕に印加する定電
圧を示す図、第５図はこの発明の位相遅れ補償フィル夕
の他の実施例を示す回路図である。 １・・・・・・入力端子、２…・・・出力端子、８，１
２，１３・・・・・・抵抗、９，１０，１４，１５・・
・…コンデンサ。 なお、図中同一符号は同一部分または相当部分を示す。
第１図 第２図 第４図 第３図 第５図

Claims (1)

1. 【特許請求の範囲】 １ 入力端子と出力端子間に第１抵抗を接続し、この第
   １抵抗と出力端子との接続点と接地間にコンデンサを接
   続して構成される位相遅れ補償フイルタにおいて、前記
   コンデンサを第１および第２の２つのコンデンサに分割
   し、この第１のコンデンサを前記第１抵抗と前記出力端
   子との接続点と接地間に接続し、前記第２のコンデンサ
   を前記第１のコンデンサと前記出力端子との接続点と定
   電圧が印加される電源端子間に接続して構成するように
   したことを特徴とする位相遅れ補償フイルタ。 ２ 第１のコンデンサと第２のコンデンサとの接続点と
   出力端子との間に第２抵抗を接続したことを特徴とする
   特許請求の範囲第１項記載の位相遅れ補償フイルタ。