JPS5822336Y2 - アクティブ・フィルタ−回路 - Google Patents

Description

【考案の詳細な説明】 本考案は利得を持ったフィルター回路いわゆるアクティ
ブ・フィルター回路に関し、その目的とするところはフ
ィルター回路のダンピング係数ζ（ツエータ）が、該回
路を構成する抵抗の値のバラツキの影響を受は難いよう
になし、フィルター通過信号の原信号に対する位相遅れ
等の問題が生じないようにすることにある。

一般に、コンデンサ、抵抗等の受動素子を２段重ねるこ
とによって得られるＬＰＦ（ローパスフィルタ）のダン
ピング係数ζ・はζ≧１となり、トランジスタ等の能動
素子を用いたアクティブＬＰＦを用いればζを１以下に
自由に設計できることが知られている。

また、２次系の場合、フィルターのしゃ断層波数をｆｃ
とすればｆｃより低い周波数ｆ（即ちｆ＜ｆｃ）での位
相遅れはダンピング係数ζが小さい程少なくすることが
できることも知られている。

したがって位相遅れが同じであれば、アクティブフィル
ターを用いた方がｆ。

をｆに近ずけ易く、それだけフィルター効果が大きいと
いうことになる。

また上記ダンピング係数ζがフィルター回路を構成する
部品のバラツキの影響を大きく受けると、フィルターの
位相遅れも当然その影響を受け、不安定になる。

本考案はダンピング係数ζがフィルター回路構成部品の
バラツキの影響を受けにくいアクティブフィルター回路
を提供するものであり、以下、本考案の一実施例につき
図面と共に説明する。

図に於て、Ｒｔ、Ｃｔは第１の抵抗、第１のコンデンサ
、Ｒ２，Ｃ２は第２の抵抗、第２のコンデンサ、Ｒ３は
第３の抵抗である。

Ａは電流入力端子、Ｂは出力端子である。

また１は演算増幅器（オペアンプ）であり、１（Ｓ）は
そのマイナク入力端子、■（Ｓ）はフィルター回路の出
力電圧、ｅ（ｓ）はオペアンプ１の出力電圧である。

回路接続についていうと、オペアンプ１の負側入力端と
出力端との間に上記第１の抵抗Ｒ１と第１のコンテ゛ン
サＣ１が並列に接続され、上記オペアンプ１の出力端は
第２の抵抗Ｒ２を介してフィルター回路の出力端子Ｂに
接続され、さらにこの出力端子Ｂとアースとの間には第
２のコンデンサＣ２が接続され、かつ上記出力端子Ｂと
オペアンプ１の負側入力端との間に第３の抵抗Ｒ３が接
続されている。

上記実施例において今、オペアンプ１を理想的なものと
し、そのゲインをＯＯ（無限大）とする。

Ｊ、７’Ｚ であるから、 となり、 これより、 Ｚ （ｓｌを更に変形して２次糸の一般式で表わすと、
但し くＴｃはフィルタ の時定数） 例えばＣＩＲＩ ０２ Ｒ２ Ｔの制約条件をつけると、 よう ここで とする と とすると となり、Ｒ１，Ｒ２，Ｒ３が変化してもダンピング係数
ζは余り変化しないことがわかる。

即ちダンピング係数ζは回路部品のバラツキに余り影響
されない、安定したフィルターが得られる。

以上説明したように本考案のアクティブ・フィルター回
路によれば回路構成部品のバラツキによってダンピング
係数が変化することがほとんどなく、位相遅れ等の問題
がない安定したフィルター回路を提供することができる
。

【図面の簡単な説明】

図面は本考案の一実施例におけるアクティブ・ローパス
フィルターの回路図である。 １・・・・・・演算増幅器、Ｒ１−Ｒ３・・・・・・第
１〜第３の抵抗、Ｃ１，Ｃ２・・・・・・第１．第２の
コンテ゛ンサ、Ａ・・・・・・入力端子、Ｂ・・・・・
・出力端子。

Claims (1)

【実用新案登録請求の範囲】
1. 演算増幅器の負側入力端と出力端との間に第１の抵抗と
   第１のコンデンサを並列に接続し、上記演算増幅器の出
   力端を第２の抵抗を介してフィルター回路の出力端子に
   接続すると共に、この出力端子とアースとの間に第２の
   コンデンサを接続し、かつ上記出力端子と演算増幅器の
   負側入力端との間に第３の抵抗を接続してなるアクティ
   ブ・フィルター回路。