JPS6017955Y2 - 信号変換回路 - Google Patents

信号変換回路

Info

Publication number
JPS6017955Y2
JPS6017955Y2 JP1978082785U JP8278578U JPS6017955Y2 JP S6017955 Y2 JPS6017955 Y2 JP S6017955Y2 JP 1978082785 U JP1978082785 U JP 1978082785U JP 8278578 U JP8278578 U JP 8278578U JP S6017955 Y2 JPS6017955 Y2 JP S6017955Y2
Authority
JP
Japan
Prior art keywords
output
signal
conversion circuit
circuit
signal conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1978082785U
Other languages
English (en)
Other versions
JPS55824U (ja
Inventor
悟同 二石
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP1978082785U priority Critical patent/JPS6017955Y2/ja
Priority to BR7903850A priority patent/BR7903850A/pt
Priority to IT7923593A priority patent/IT1202944B/it
Publication of JPS55824U publication Critical patent/JPS55824U/ja
Priority to US06/213,235 priority patent/US4389621A/en
Application granted granted Critical
Publication of JPS6017955Y2 publication Critical patent/JPS6017955Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

【考案の詳細な説明】 本考案は、信号変換回路に関し、特に直流分を含むディ
ジタル信号を帯域制限してアナログ信号に変換する信号
変換回路に関する。
従来、この種の回路は、ディジタル集積回路（ｒｃ）の
出力パルス（直流レベルを含む）を低域沖波器で帯域制
限してアナログ信号に変換していた。
かじながら、このＩＣの出力パルスの高および低レベル
は温度により大きく変動する（たとえば−２００Ｃ〜＋
６０°Ｃで０．５Ｖ変動する）ので、アナログ信号の直
流成分も変動するという欠点を有する。
本考案の目的は、前述の欠点を除去した信号変換回路を
提供することにある。
本考案の特徴は、同一パッケージ内のＩＣ論理回路の出
力パルスを帯域制限して得られるアナログ信号を差動増
巾器の一方の入力端子に供給し、他方の入力端子にＩＣ
論理回路の出力から取出された温度による直流分変動を
供給して、温度によるアナログ信号の直流分変動を除去
するとにある。
以下、図面を参照しながら本考案を詳細に説明する。
第１図は本考案の一実施例である。図において、１はパ
ルス信号源、２はＩＣパッケージ（たと、えば入力端子
１０〜１２、出力端子１３〜１５、電源端子１６、アー
ス端子１７およびＡＮＤ回路２１〜２３を含む。
）、３，４は抵抗、５は低域ろ波器（抵抗５１およびコ
ンデンサ５２を含む。
）６は差動増巾器、１８は出力端子である。
信号源１の出力パルスはＡＮＤ回路２１に供給される。
この回路の出力パルスはろ波器５に印加されアナログ信
号に変換され差動増巾器６の一方の入力端子に供給され
る。
一方、ＡＮＤ回路２２および２３の入力端子１１および
１２には、それぞれ電源電圧およびアース電圧が印加さ
れ、出力端子１４および１５には常に高レベルおよび低
レベルがそれぞれ現われ、抵抗４に供給される。
抵抗４からのある直流電圧差動増巾器６の他方の入力端
子に加えられる。
これらの入力端子の差動成分が出力端子１８に出力され
る。
温度変動によってＡＮＤ回路２１〜２３の出力の高レベ
ルおよび低レベルが変動するので、ろ波器５の出力の直
流分が変動する。
そこで、同一パッケージ２内のＡＮＤ回路２１〜２３の
出力レベルの温度による変動はほぼ等しいので、出力端
子１４．１５よりろ波器５の出力の直流変動分に等しい
バイアスが得られる。
これを差動増巾器６に入力すると差動増巾器６によって
互いの温度による直流変動分が打ち消し合い、出力端子
１８では温度による直流分の変動がないアナログ信号が
得られることになる。
以上、この本考案は温度補償について詳述したが、電源
変動に対してもＡＮＤ回路２１〜２３の高低レベルの変
動があるが、それに対しても同様の効果を生じ、電源変
動に対しても強くなる利点がある。
また第１図ではＩＣパッケージ２内の論理回路としてＡ
ＮＤ回路を用いたが、他の回路（たとえばＤ形フリップ
フロップ等）を用いてもよいことは明らかである。
さらに信号源１は他の論理回路でもよい。
この信号変換回路はＰＬＬ回路においてディジタル位相
比較回路の出力と電圧制御発振器の入力間に設けるとよ
い。
【図面の簡単な説明】
第１図は本考案による信号変換回路例を示す。 図において、２・・・・・・ＩＣパッケージ、３，４・
・・・・・抵抗、５・・・・・・低域ろ波器、６・・・
・・・差動増巾器である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入力パルス信号に応答してパルス信号を第１の出力端子
    に出力する論理回路と直流高レベルおよび直流低レベル
    信号を第２および第３の出力端子にそれぞれ出力する論
    理回路を有する同一パッケージ内のディジタル集積回路
    と、前記第１の出力端子に接続されアナログ信号を出力
    する低域ろ波器と、前記第２および第３の出力端子に接
    続され直流バイアスを出力する手段と、前記ろ波器の出
    力および前記手段の出力にそれぞれ接続された第１およ
    び第２の入力端子を有する差動増巾器とを含むことを特
    徴とする信号変換回路。
JP1978082785U 1978-06-15 1978-06-15 信号変換回路 Expired JPS6017955Y2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1978082785U JPS6017955Y2 (ja) 1978-06-15 1978-06-15 信号変換回路
BR7903850A BR7903850A (pt) 1978-06-15 1979-06-13 Circuito em laco com bloqueio de fase
IT7923593A IT1202944B (it) 1978-06-15 1979-06-14 Circuito ad anello bloccato in fase
US06/213,235 US4389621A (en) 1978-06-15 1980-12-05 Phase locked loop stabilized against temperature and voltage variations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1978082785U JPS6017955Y2 (ja) 1978-06-15 1978-06-15 信号変換回路

Publications (2)

Publication Number Publication Date
JPS55824U JPS55824U (ja) 1980-01-07
JPS6017955Y2 true JPS6017955Y2 (ja) 1985-05-31

Family

ID=13784062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1978082785U Expired JPS6017955Y2 (ja) 1978-06-15 1978-06-15 信号変換回路

Country Status (4)

Country Link
US (1) US4389621A (ja)
JP (1) JPS6017955Y2 (ja)
BR (1) BR7903850A (ja)
IT (1) IT1202944B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0650880B2 (ja) * 1987-01-30 1994-06-29 日本電気株式会社 復調回路
FI85433C (fi) * 1988-04-06 1992-04-10 Nokia Mobira Oy Kretsarrangemang foer kompensering av temperaturdriften i en fasdetektor.
FI98258C (fi) * 1994-06-07 1997-05-12 Nokia Telecommunications Oy Menetelmä vaihelukitun silmukan ohjaamiseksi ja vaihelukittu silmukka
US6976114B1 (en) * 2001-01-25 2005-12-13 Rambus Inc. Method and apparatus for simultaneous bidirectional signaling in a bus topology
US6903585B2 (en) * 2003-06-27 2005-06-07 Analog Devices, Inc. Pulse width modulated common mode feedback loop and method for differential charge pump
DE102006024210A1 (de) * 2006-05-23 2007-11-29 Deutsches Elektronen-Synchrotron Desy Selbstabgleichende driftfreie Hochfrequenz-Phasendetektor-Schaltung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3815042A (en) * 1973-05-21 1974-06-04 H Maunsell Dual mode phase locked loop
US3944940A (en) * 1974-09-06 1976-03-16 Pertec Corporation Versatile phase-locked loop for read data recovery
US4055814A (en) * 1976-06-14 1977-10-25 Pertec Computer Corporation Phase locked loop for synchronizing VCO with digital data pulses
JPS588776B2 (ja) * 1977-03-15 1983-02-17 日本電気株式会社 周波数弁別器
US4155050A (en) * 1978-10-17 1979-05-15 Rockwell International Corporation Loop phase detector circuit

Also Published As

Publication number Publication date
IT7923593A0 (it) 1979-06-14
US4389621A (en) 1983-06-21
BR7903850A (pt) 1980-02-05
IT1202944B (it) 1989-02-15
JPS55824U (ja) 1980-01-07

Similar Documents

Publication Publication Date Title
JPS6017955Y2 (ja) 信号変換回路
EP0559499B1 (en) A multiplier circuit and method of operation therefor
JPS6047503A (ja) 集積トランジスタ高周波水晶発振回路
JPS5894219A (ja) フイルタ回路
JPS63187950A (ja) 復調回路
JPH0336099Y2 (ja)
JPS5938759Y2 (ja) 位相同期回路
JPS59161713U (ja) Ｖｃｏ
JP2585734B2 (ja) 雑音抑圧回路
JPS607551Y2 (ja) パルス幅変調増巾器
JPS6138264Y2 (ja)
JPH01246912A (ja) ローパスフィルタ
JPH04172004A (ja) 差動回路
JPS6165513A (ja) ロ−パスフイルタ回路
JPS6029685Y2 (ja) 積算器
JPH0683012B2 (ja) 積分回路
JPS5822139Y2 (ja) 位相比較器
JPS6314517Y2 (ja)
JPH0650045Y2 (ja) 直流交流加算回路
JPH034133B2 (ja)
JP2794055B2 (ja) Ｃｒ定数制御回路
JPS5831768B2 (ja) トランジスタカイロ
JPS599445Y2 (ja) トランジスタ検波回路
JPS6095511U (ja) 差動トランスの電源回路
JPS6330804B2 (ja)