JPS6017955Y2 - 信号変換回路 - Google Patents

Description

【考案の詳細な説明】 本考案は、信号変換回路に関し、特に直流分を含むディ
ジタル信号を帯域制限してアナログ信号に変換する信号
変換回路に関する。

従来、この種の回路は、ディジタル集積回路（ｒｃ）の
出力パルス（直流レベルを含む）を低域沖波器で帯域制
限してアナログ信号に変換していた。

かじながら、このＩＣの出力パルスの高および低レベル
は温度により大きく変動する（たとえば−２００Ｃ〜＋
６０°Ｃで０．５Ｖ変動する）ので、アナログ信号の直
流成分も変動するという欠点を有する。

本考案の目的は、前述の欠点を除去した信号変換回路を
提供することにある。

本考案の特徴は、同一パッケージ内のＩＣ論理回路の出
力パルスを帯域制限して得られるアナログ信号を差動増
巾器の一方の入力端子に供給し、他方の入力端子にＩＣ
論理回路の出力から取出された温度による直流分変動を
供給して、温度によるアナログ信号の直流分変動を除去
するとにある。

以下、図面を参照しながら本考案を詳細に説明する。

第１図は本考案の一実施例である。図において、１はパ
ルス信号源、２はＩＣパッケージ（たと、えば入力端子
１０〜１２、出力端子１３〜１５、電源端子１６、アー
ス端子１７およびＡＮＤ回路２１〜２３を含む。

）、３，４は抵抗、５は低域ろ波器（抵抗５１およびコ
ンデンサ５２を含む。

）６は差動増巾器、１８は出力端子である。

信号源１の出力パルスはＡＮＤ回路２１に供給される。

この回路の出力パルスはろ波器５に印加されアナログ信
号に変換され差動増巾器６の一方の入力端子に供給され
る。

一方、ＡＮＤ回路２２および２３の入力端子１１および
１２には、それぞれ電源電圧およびアース電圧が印加さ
れ、出力端子１４および１５には常に高レベルおよび低
レベルがそれぞれ現われ、抵抗４に供給される。

抵抗４からのある直流電圧差動増巾器６の他方の入力端
子に加えられる。

これらの入力端子の差動成分が出力端子１８に出力され
る。

温度変動によってＡＮＤ回路２１〜２３の出力の高レベ
ルおよび低レベルが変動するので、ろ波器５の出力の直
流分が変動する。

そこで、同一パッケージ２内のＡＮＤ回路２１〜２３の
出力レベルの温度による変動はほぼ等しいので、出力端
子１４．１５よりろ波器５の出力の直流変動分に等しい
バイアスが得られる。

これを差動増巾器６に入力すると差動増巾器６によって
互いの温度による直流変動分が打ち消し合い、出力端子
１８では温度による直流分の変動がないアナログ信号が
得られることになる。

以上、この本考案は温度補償について詳述したが、電源
変動に対してもＡＮＤ回路２１〜２３の高低レベルの変
動があるが、それに対しても同様の効果を生じ、電源変
動に対しても強くなる利点がある。

また第１図ではＩＣパッケージ２内の論理回路としてＡ
ＮＤ回路を用いたが、他の回路（たとえばＤ形フリップ
フロップ等）を用いてもよいことは明らかである。

さらに信号源１は他の論理回路でもよい。

この信号変換回路はＰＬＬ回路においてディジタル位相
比較回路の出力と電圧制御発振器の入力間に設けるとよ
い。

【図面の簡単な説明】

第１図は本考案による信号変換回路例を示す。 図において、２・・・・・・ＩＣパッケージ、３，４・
・・・・・抵抗、５・・・・・・低域ろ波器、６・・・
・・・差動増巾器である。

Claims (1)

【実用新案登録請求の範囲】
1. 入力パルス信号に応答してパルス信号を第１の出力端子
   に出力する論理回路と直流高レベルおよび直流低レベル
   信号を第２および第３の出力端子にそれぞれ出力する論
   理回路を有する同一パッケージ内のディジタル集積回路
   と、前記第１の出力端子に接続されアナログ信号を出力
   する低域ろ波器と、前記第２および第３の出力端子に接
   続され直流バイアスを出力する手段と、前記ろ波器の出
   力および前記手段の出力にそれぞれ接続された第１およ
   び第２の入力端子を有する差動増巾器とを含むことを特
   徴とする信号変換回路。