JPS60164366A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60164366A JPS60164366A JP59020325A JP2032584A JPS60164366A JP S60164366 A JPS60164366 A JP S60164366A JP 59020325 A JP59020325 A JP 59020325A JP 2032584 A JP2032584 A JP 2032584A JP S60164366 A JPS60164366 A JP S60164366A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- drain electrode
- gaas
- schottky contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 19
- 230000005669 field effect Effects 0.000 claims abstract description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract 3
- 239000000203 mixture Substances 0.000 claims description 9
- -1 gallium-arsenide compound Chemical class 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 abstract description 16
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 4
- 229910052738 indium Inorganic materials 0.000 abstract description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 3
- 150000001495 arsenic compounds Chemical class 0.000 abstract description 2
- 241001101998 Galium Species 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 12
- 239000010931 gold Substances 0.000 description 8
- 238000005275 alloying Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 240000005499 Sasa Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 241000270708 Testudinidae Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置、特ｌこ充分なドレイン耐圧を備え
て特性が良好で高出力に適する電界効果トランジスタの
構造に関する。。
て特性が良好で高出力に適する電界効果トランジスタの
構造に関する。。
（ｂｌ 技術の背景
現在エレクトロニクスの主役となっているシリコン（８
１）半導体装置の限界を超える高速化、低ｆＡ＊電力化
を笑現するために、キャリア特に電子の移動度がシリコ
ンより是に大きいガリウム・砒素（ＧａＡりなどの化合
物半導体を用いる半導体装置の開発が推進されている。
１）半導体装置の限界を超える高速化、低ｆＡ＊電力化
を笑現するために、キャリア特に電子の移動度がシリコ
ンより是に大きいガリウム・砒素（ＧａＡりなどの化合
物半導体を用いる半導体装置の開発が推進されている。
化合物半導体を用いるトランジスタとしては、その製造
工程がバイポーラトランジスタより簡単で、あるなどの
理由によって電界効果トランジスタ（以下ＦＥＴと略称
する）の開発が先行しており、特に午絶縁性の化合物半
導体な譲板に用いて浮遊容量を減少せしめたショットキ
ーバリア形ＦＥ ’ｒが主流となっている。
工程がバイポーラトランジスタより簡単で、あるなどの
理由によって電界効果トランジスタ（以下ＦＥＴと略称
する）の開発が先行しており、特に午絶縁性の化合物半
導体な譲板に用いて浮遊容量を減少せしめたショットキ
ーバリア形ＦＥ ’ｒが主流となっている。
（Ｃ） 従来技術と問題点
半導体材料として（Ｊ ａ Ａ ｓが用いられたショッ
トキーバリア形ＦＥＴ（以下ＧａＡｓＭＷＳＦＷＴと略
称する）は、例えばマイクロ波帯の増幅などに既に実用
化されている。
トキーバリア形ＦＥＴ（以下ＧａＡｓＭＷＳＦＷＴと略
称する）は、例えばマイクロ波帯の増幅などに既に実用
化されている。
ｘｉ図（ａｌは高出力ＩＪａＡｓ ＭＥ Ｓ Ｆ Ｂ
’１’のＳａ。
’１’のＳａ。
例を示す斜視図であり、ｌは牛絶縁性（ｊ ａ Ａ ｓ
ｌｌｉ、板、２はｎ ｍＧａ Ａ ｓ層である。谷寛
他は゛亀流谷足を増大するために櫛歯状にして組合わさ
れており、Ｓはソース電極、Ｄはドレイン電極、Ｇはケ
ート電極を示す。なお６は絶縁膜であるがその１部のみ
を図示している。
ｌｌｉ、板、２はｎ ｍＧａ Ａ ｓ層である。谷寛
他は゛亀流谷足を増大するために櫛歯状にして組合わさ
れており、Ｓはソース電極、Ｄはドレイン電極、Ｇはケ
ート電極を示す。なお６は絶縁膜であるがその１部のみ
を図示している。
第１図（ｂ）はＧａＡｓ ＭＥ Ｓ Ｆ ＥＴの部分断
面図で、前色と同様に１は半絶縁性Ｇ ａ’ Ａ ｓ基
板、２はｎｆｉＧａ Ａ ｓ層を示し、また３はソース
電極、４はドレイン電極、５はゲート電極、６は表面保
繰膜である。
面図で、前色と同様に１は半絶縁性Ｇ ａ’ Ａ ｓ基
板、２はｎｆｉＧａ Ａ ｓ層を示し、また３はソース
電極、４はドレイン電極、５はゲート電極、６は表面保
繰膜である。
前記例の如きＧａＡｓ ＭＥ ８ ＦＥ Ｔのソース及
びドレイン電極は、電極とｎ ｆｉｌ ＧａＡｓ層との
間に良好なオーミック接触を形成することな目的として
、従来例えば金ゲルマニウム合金（ＡｕＧｅ）を厚さ３
０〔ｎｍ〕程度に被潰し更に金（Ａｕ）をＡｕＧｅ膜上
に厚さ３００〔μｍ〕程度に被着して所要のパターンを
形成した後に、例えば温度４５０（℃）、時間２分間程
度の加熱処理を施してＡ ｓ 、 Ｇ’ｅとＧａ、Ａｓ
との相互拡散による合金化を行なっている。
びドレイン電極は、電極とｎ ｆｉｌ ＧａＡｓ層との
間に良好なオーミック接触を形成することな目的として
、従来例えば金ゲルマニウム合金（ＡｕＧｅ）を厚さ３
０〔ｎｍ〕程度に被潰し更に金（Ａｕ）をＡｕＧｅ膜上
に厚さ３００〔μｍ〕程度に被着して所要のパターンを
形成した後に、例えば温度４５０（℃）、時間２分間程
度の加熱処理を施してＡ ｓ 、 Ｇ’ｅとＧａ、Ａｓ
との相互拡散による合金化を行なっている。
ｎ ｍＧａ Ａ ８層とオーミック接触する電極構造と
しては、前記ＡｕＧｅ／Ａｕ１ｌ造をこニッケル（Ｎり
或いは白金（Ｐｔ ）膜を挿入するＡｕＧｅ／Ｎｉ／Ａ
ｕ 。
しては、前記ＡｕＧｅ／Ａｕ１ｌ造をこニッケル（Ｎり
或いは白金（Ｐｔ ）膜を挿入するＡｕＧｅ／Ｎｉ／Ａ
ｕ 。
ＡｕＧｅ／Ｐｔ／Ａｕ構造、或いはＧｅ４こ代えてシリ
コン（８ｉ ）又は錫（Ｓｎ）を用いるなど種々の構造
が知られている。
コン（８ｉ ）又は錫（Ｓｎ）を用いるなど種々の構造
が知られている。
前記の合金化は、ｎ型１−Ｖ族化合物半導体表面にこれ
に対してドナー不Ｑｌ！？７となるＧｅ等を高一度にじ
−ブしてｎ生型領域な電極に腫賞して形成する効果をも
ち、化合物半導体装置の製造プロセスとして広く行なわ
れ又いる。し２Ｊ・しながらこの合金化後の電極形成領
域は通富半導体であるＧａＡｓ層−こ対して均一な合金
層の状態とはならずこのため局所的な電流集中、電界分
布が起こりやすく電極の耐圧低下を招いている。
に対してドナー不Ｑｌ！？７となるＧｅ等を高一度にじ
−ブしてｎ生型領域な電極に腫賞して形成する効果をも
ち、化合物半導体装置の製造プロセスとして広く行なわ
れ又いる。し２Ｊ・しながらこの合金化後の電極形成領
域は通富半導体であるＧａＡｓ層−こ対して均一な合金
層の状態とはならずこのため局所的な電流集中、電界分
布が起こりやすく電極の耐圧低下を招いている。
先に述べたＧａＡｓＭＥＳ ＦＥ’ｆなどにおいて冒出
力を実現するためにはドレイン電圧を向く設定すること
が必要であるが、従来の合金化を行なった電極構造にお
いてはしはしはドレイン耐圧が不足する障害が発生して
おりその改善が必要とされている。
力を実現するためにはドレイン電圧を向く設定すること
が必要であるが、従来の合金化を行なった電極構造にお
いてはしはしはドレイン耐圧が不足する障害が発生して
おりその改善が必要とされている。
ドレイン耐圧向上の手段として、ドレイン電極形成領域
に予め高濃度にドナー不純物を導入して電界集中を緩和
する方法などが既に知られ℃いるが、ＧａＡｓ等の化合
物、半導体においては加熱処理温度の制限或いは保護膜
やその他の要因により不純物の活性化が完全には行なわ
れず、充分な高キャリア磯度が得られないなどの問題が
ある。
に予め高濃度にドナー不純物を導入して電界集中を緩和
する方法などが既に知られ℃いるが、ＧａＡｓ等の化合
物、半導体においては加熱処理温度の制限或いは保護膜
やその他の要因により不純物の活性化が完全には行なわ
れず、充分な高キャリア磯度が得られないなどの問題が
ある。
（ｄ） 発明の目的
本発明は前記問題点に対処して、ＧａＡｓ系電界効果ト
ランジスタに関してそのトレイン耐圧が高い信頼性をも
って向上する構造を提供することを目的とする。
ランジスタに関してそのトレイン耐圧が高い信頼性をも
って向上する構造を提供することを目的とする。
（ｅ） 発明の構成
本発明の前記目的は、ガリウム・砒素化合物半導体層上
にインジウムΦガリウム・砒素化合物半導体層が組成が
連続的に変化する領域を含んで設けら孔、該インジウム
・ガリウム・砒素化合物半導体層にショットキー接触す
るドレイン電極を備えてなる電界効果トランジスタを含
んでなる半導体装置により達成される。
にインジウムΦガリウム・砒素化合物半導体層が組成が
連続的に変化する領域を含んで設けら孔、該インジウム
・ガリウム・砒素化合物半導体層にショットキー接触す
るドレイン電極を備えてなる電界効果トランジスタを含
んでなる半導体装置により達成される。
すなわち本発明によるドレイン電極の構造では、従来の
合金化を伴なうオーミック接触電極構造に代えて、ショ
ットキー接触構造を採用する。このショットキー接触の
バリアポテンシャルを後に説イン電極を配設する半導体
層をインジウム・ガリウム・砒素化合物（ｌ ｎｘ Ｇ
ａ）−ｘＡｓ ）とし、このｔｎｘＧＢｒ−ＸＡＳ層と
Ｕ ａ Ａ ｓ基体との間を連続的にインジウム（ｌＯ
）の組成比を変化させたｌｎｙ Ｏａｔ −ｙＡｓ（Ｑ
≦ｙ≦Ｘ）領域でつなぐことによって、格子不整合及び
電子親和力の差によるバリアを消滅させる。
合金化を伴なうオーミック接触電極構造に代えて、ショ
ットキー接触構造を採用する。このショットキー接触の
バリアポテンシャルを後に説イン電極を配設する半導体
層をインジウム・ガリウム・砒素化合物（ｌ ｎｘ Ｇ
ａ）−ｘＡｓ ）とし、このｔｎｘＧＢｒ−ＸＡＳ層と
Ｕ ａ Ａ ｓ基体との間を連続的にインジウム（ｌＯ
）の組成比を変化させたｌｎｙ Ｏａｔ −ｙＡｓ（Ｑ
≦ｙ≦Ｘ）領域でつなぐことによって、格子不整合及び
電子親和力の差によるバリアを消滅させる。
ンヨノトキー接触電極は、合金化を伴なう従来のオーミ
ック接触電極に比較して、界面が非常に滑らかに形成さ
れて局所的な電界集中を生じないためにその耐圧が向上
する。才だドレイン電極としては、ショットキー接触の
順方向ボテンシャル降下によるドレイン端抵抗を生ずる
ために電極領域内の電界の均等化が促進されて耐圧の改
善に有利である。
ック接触電極に比較して、界面が非常に滑らかに形成さ
れて局所的な電界集中を生じないためにその耐圧が向上
する。才だドレイン電極としては、ショットキー接触の
順方向ボテンシャル降下によるドレイン端抵抗を生ずる
ために電極領域内の電界の均等化が促進されて耐圧の改
善に有利である。
しかしながらン日ットキー接触するドレイン電極を用い
るならばショットキーバリアφＢによる電力損失の発生
は免れられない。従来ゲート電極等で行なわれている如
きｎ１ＪＧａＡｓとのシ日ットキー接層では、例えば金
（Ａｕ）でＱ、９（ｅＶ）、アルミニウム（Ａｔ ）で
Ｑ、８（ｅＶ）程度以上のバリアがあり電力損失が大き
い。これに対して、本発明に用いるＩｎｘ１Ｊａｉ−ｘ
Ａｓと金属とのショットキー接触では、Ｉｎの組成比Ｘ
の増大とともにショットキーバリアφＢが低減する。１
朶２図はＡｕと１ｕｘ（３Ｂ ｒ −Ｘ ｈ５との間の
ショットキーバリアφＢの組成比Ｘとの相関を示す。
るならばショットキーバリアφＢによる電力損失の発生
は免れられない。従来ゲート電極等で行なわれている如
きｎ１ＪＧａＡｓとのシ日ットキー接層では、例えば金
（Ａｕ）でＱ、９（ｅＶ）、アルミニウム（Ａｔ ）で
Ｑ、８（ｅＶ）程度以上のバリアがあり電力損失が大き
い。これに対して、本発明に用いるＩｎｘ１Ｊａｉ−ｘ
Ａｓと金属とのショットキー接触では、Ｉｎの組成比Ｘ
の増大とともにショットキーバリアφＢが低減する。１
朶２図はＡｕと１ｕｘ（３Ｂ ｒ −Ｘ ｈ５との間の
ショットキーバリアφＢの組成比Ｘとの相関を示す。
ショットキーバリアによる電力損失の抑う１ｊと、他方
電流路長の差によるドレイン電極面の電流密贋分布のか
たよりを平均化するためにイ隠かのショットキーバリア
を設けることとを考慮して、ｌｎの組成比Ｘに、よって
ショットキーバリア高さを通常０．１乃ＭｉＯ，４（ｅ
Ｖ）程度に選択割りしてＦＥＴの特性を最適化すること
ができる。
電流路長の差によるドレイン電極面の電流密贋分布のか
たよりを平均化するためにイ隠かのショットキーバリア
を設けることとを考慮して、ｌｎの組成比Ｘに、よって
ショットキーバリア高さを通常０．１乃ＭｉＯ，４（ｅ
Ｖ）程度に選択割りしてＦＥＴの特性を最適化すること
ができる。
（Ｑ 発明の実施例
以下本発明を実施例により図面乞参照して具体的に説明
する。
する。
第３図（ａ］は本発明の実施例〉示す断面図、同図（ｂ
）はそのドレイン側のエネルギーパッド図である。
）はそのドレイン側のエネルギーパッド図である。
本実施例は半絶縁性Ｇ ａ Ａ ｓ基板１１上に分子線
エピタキシャル成長方法（ＭＢＥ）或いは有機金属熱分
解気相成長方法（ＭＯＣＶＩ））によって下記の半導体
層を積層形成した半導体基体を用いている。
エピタキシャル成長方法（ＭＢＥ）或いは有機金属熱分
解気相成長方法（ＭＯＣＶＩ））によって下記の半導体
層を積層形成した半導体基体を用いている。
すなわｉ＾２は例えは不純物濃度Ｉ Ｘ １０ ” 〔
ｃｍ−３）。
ｃｍ−３）。
厚さ０．５ ［μｓ：］ ４４度のｎ型Ｇ ａ Ａ ｓ
層、１３は例えば不純物濃度が５ＸＩＯ”Ｃα−３ｊ程
度で、Ｉｎの組成比が０ａＡｓ層１２と連続してＸ＝０
から次第に増加し厚さ約０．５〔μｍ〕の上面において
Ｘ−０５となるｎ→″型ＩｎｘＧａＩ−ｘＡｓ層、１４
は／＠１３と同一不純物濃度で組成も連続するｎ十型１
ｎｏ、ｓ １Ｊａｏ、ｓＡｓ層で厚さは約５０〔μｍ〕
である。この層１４は必ずしも必要ではないが、これヲ
設けることによって製造プロセスの安定性が向上する。
層、１３は例えば不純物濃度が５ＸＩＯ”Ｃα−３ｊ程
度で、Ｉｎの組成比が０ａＡｓ層１２と連続してＸ＝０
から次第に増加し厚さ約０．５〔μｍ〕の上面において
Ｘ−０５となるｎ→″型ＩｎｘＧａＩ−ｘＡｓ層、１４
は／＠１３と同一不純物濃度で組成も連続するｎ十型１
ｎｏ、ｓ １Ｊａｏ、ｓＡｓ層で厚さは約５０〔μｍ〕
である。この層１４は必ずしも必要ではないが、これヲ
設けることによって製造プロセスの安定性が向上する。
この半導体基体のドレイン電極形［１Ａ域以外のｎ生型
１ｎＧａＡｓ層１４及び１３の除去をレジストマスクを
用いて、例えば嗅素（ｂｒｚ〕を０．５〜１％含むメタ
ルール（Ｃ）１． ＯＨ）溶液でＧａＡｓ面が露出する
まで行なっている。ソース電極１５をＡｕ（Ｊｅ／Ａｕ
を用いて従来技術によりｎ型ＧａＡｓ）ｖＩ１２上に配
設し、次いでドレイン電極１６を、本実施例においては
ＡｕＹ用いて、ｎ生型ＩｆｌＯ１ｓ Ｇａｏ、ｓＡｓＡ
ｓ層上４上配設する。１ゲート電極１７は従来技術によ
りｎ Ｗ ＧａＡｓ７１１２を選択的にエツチングした
リセスにＡｔＹ用′いて配設する。
１ｎＧａＡｓ層１４及び１３の除去をレジストマスクを
用いて、例えば嗅素（ｂｒｚ〕を０．５〜１％含むメタ
ルール（Ｃ）１． ＯＨ）溶液でＧａＡｓ面が露出する
まで行なっている。ソース電極１５をＡｕ（Ｊｅ／Ａｕ
を用いて従来技術によりｎ型ＧａＡｓ）ｖＩ１２上に配
設し、次いでドレイン電極１６を、本実施例においては
ＡｕＹ用いて、ｎ生型ＩｆｌＯ１ｓ Ｇａｏ、ｓＡｓＡ
ｓ層上４上配設する。１ゲート電極１７は従来技術によ
りｎ Ｗ ＧａＡｓ７１１２を選択的にエツチングした
リセスにＡｔＹ用′いて配設する。
本実施例のドレイン電極１６とｎ十型１１１ ｇ、ｓ
ＧＢ Ｏ，ＳＡｓＡｓ層との間のショットキー接触のバ
リア高さφ１３は約ｏ、ｚ［ｅＶ：］でありて、第３図
（ｂｌに見られる如〈従来のｎ型Ｇ ａ Ａ ｓ上のシ
ョットキー接触に比較して大幅に低減されている。更に
ｎ十型１ｎＸＧａｘ−ｘＡｓ（０≦Ｘ≦０．５）層１３
によってエネルギーバンドは滑らかに接続されて半導体
基体内にボテンシャルの段差を生じていない。
ＧＢ Ｏ，ＳＡｓＡｓ層との間のショットキー接触のバ
リア高さφ１３は約ｏ、ｚ［ｅＶ：］でありて、第３図
（ｂｌに見られる如〈従来のｎ型Ｇ ａ Ａ ｓ上のシ
ョットキー接触に比較して大幅に低減されている。更に
ｎ十型１ｎＸＧａｘ−ｘＡｓ（０≦Ｘ≦０．５）層１３
によってエネルギーバンドは滑らかに接続されて半導体
基体内にボテンシャルの段差を生じていない。
以上の説明はケート電極が半導体基体に対してショット
キー接触するＭＢ２ ＦＥＴを対象としているが、本発
明は接合形ＦＥＴ及び絶縁ゲート形ＦＥＴについても同
様に適用することができる。
キー接触するＭＢ２ ＦＥＴを対象としているが、本発
明は接合形ＦＥＴ及び絶縁ゲート形ＦＥＴについても同
様に適用することができる。
（ｇ） 発明の詳細
な説明した９０＜本発明によれは、電界効果トランジス
タの電極中高耐圧が必要であるドレイン電極を任意に選
択できる低いバリアのショットキー接触電極とし、かつ
半環体内のポテンシャル差の発生を防止することにより
て、光分なドレイン耐圧ヲ胸しかつ電力効率も良好な高
出力の電界効果トランジスタを実現することができる。
タの電極中高耐圧が必要であるドレイン電極を任意に選
択できる低いバリアのショットキー接触電極とし、かつ
半環体内のポテンシャル差の発生を防止することにより
て、光分なドレイン耐圧ヲ胸しかつ電力効率も良好な高
出力の電界効果トランジスタを実現することができる。
第１図（ａ）及び（ｂ）はＧａＡｓＭＥＳ ＦＮＴの従
来例を示す斜視図及び断面図、第２図は１ｎＧａＡｓの
組成比とショットキーバリア高さとの相開の例を示す図
、第３図ｔａ）は本発明の実施例の断面図、同図（ｂｌ
はそのエネルギーバンド図である。 図に８いて、１１は半絶縁性ＧａＡｓ基板、１２はｎ型
ＧａＡｓ層、１３はｎ十型１ｎｘ Ｇａ ＋ −ｘＡｓ
（０≦Ｘ≦０．５）層、１４はｎ＋ｍ、 ｉｎ ｏ、ｓ
Ｇａ ｏ、ｓ Ａｓ層）１５はノース電極、１６はド
レイン電極、１７はケート電極を示す。 寥 １ 聞 （１）） 第２司 ０ θ、５１．θ
来例を示す斜視図及び断面図、第２図は１ｎＧａＡｓの
組成比とショットキーバリア高さとの相開の例を示す図
、第３図ｔａ）は本発明の実施例の断面図、同図（ｂｌ
はそのエネルギーバンド図である。 図に８いて、１１は半絶縁性ＧａＡｓ基板、１２はｎ型
ＧａＡｓ層、１３はｎ十型１ｎｘ Ｇａ ＋ −ｘＡｓ
（０≦Ｘ≦０．５）層、１４はｎ＋ｍ、 ｉｎ ｏ、ｓ
Ｇａ ｏ、ｓ Ａｓ層）１５はノース電極、１６はド
レイン電極、１７はケート電極を示す。 寥 １ 聞 （１）） 第２司 ０ θ、５１．θ
Claims (1)
- ガリウム・砒素化合物半導体層上にインジウム・ガリウ
ム・砒素焦合物半導体ノーが組成が遅続的に変化する領
域を含んで設けられ、該インジウム・ガリウム・砒素化
合物半導体層にショットキー接触するドレイン電極を備
えてなる電界効果トランジスタを含んでなること、を％
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020325A JPS60164366A (ja) | 1984-02-06 | 1984-02-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59020325A JPS60164366A (ja) | 1984-02-06 | 1984-02-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60164366A true JPS60164366A (ja) | 1985-08-27 |
| JPH0439774B2 JPH0439774B2 (ja) | 1992-06-30 |
Family
ID=12023978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59020325A Granted JPS60164366A (ja) | 1984-02-06 | 1984-02-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60164366A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4961194A (en) * | 1987-03-18 | 1990-10-02 | Fujitsu Limited | Compound semiconductor device having nonalloyed ohmic contacts |
-
1984
- 1984-02-06 JP JP59020325A patent/JPS60164366A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4961194A (en) * | 1987-03-18 | 1990-10-02 | Fujitsu Limited | Compound semiconductor device having nonalloyed ohmic contacts |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0439774B2 (ja) | 1992-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4186410A (en) | Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors | |
| US5677553A (en) | Semiconductor device strucutre having a two-dimensional electron gas and contact thereto | |
| US4673959A (en) | Heterojunction FET with doubly-doped channel | |
| JPH024140B2 (ja) | ||
| JPS5953714B2 (ja) | 半導体装置 | |
| JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS60164366A (ja) | 半導体装置 | |
| JP2730544B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3421306B2 (ja) | 化合物半導体装置 | |
| JPH0326535B2 (ja) | ||
| JPS5932174A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59181069A (ja) | 半導体装置 | |
| US6410946B1 (en) | Semiconductor device with source and drain electrodes in ohmic contact with a semiconductor layer | |
| JPS61268069A (ja) | 半導体装置 | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JP3233167B2 (ja) | 半導体装置 | |
| JP3083683B2 (ja) | 半導体装置 | |
| JPH04357844A (ja) | 電界効果トランジスタ | |
| JPH0327537A (ja) | 変調ドープ型電界効果トランジスタ | |
| JPH01268070A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2003100774A (ja) | 半導体装置およびその製造方法 | |
| JPS6068661A (ja) | 半導体装置 | |
| JP2964170B2 (ja) | ヘテロ接合電界効果半導体装置 | |
| JPS60160670A (ja) | 半導体装置及びその製造方法 | |
| JPS6143443A (ja) | 半導体装置の製造方法 |