JPS60160237A - クロツク受信回路 - Google Patents
クロツク受信回路Info
- Publication number
- JPS60160237A JPS60160237A JP59015638A JP1563884A JPS60160237A JP S60160237 A JPS60160237 A JP S60160237A JP 59015638 A JP59015638 A JP 59015638A JP 1563884 A JP1563884 A JP 1563884A JP S60160237 A JPS60160237 A JP S60160237A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- spare
- working
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は現用系と予備系に二重化されて伝送されるクロ
ックの受信回路に係り、特に現用系と予備系の伝送路の
差に基づく現用系と予備系のクロックの位相差を補償し
て現用クロックから予備クロックへの切替えを円滑に遂
行し得るようにしたクロック受信回路に関する。
ックの受信回路に係り、特に現用系と予備系の伝送路の
差に基づく現用系と予備系のクロックの位相差を補償し
て現用クロックから予備クロックへの切替えを円滑に遂
行し得るようにしたクロック受信回路に関する。
（ｂ）従来技術と問題点
相互に同期して動作するディジタル端局装置群はディジ
タルクロック供給装置からクロックの供給を受けるよう
に構成されている。そして通常現用系と予備系の２系統
でクロックの供給を受け、現用系に障害が先住しても予
備系からクロックを受信し、ディジタル端局装置自体の
動作に支障を生じないようにしている。第１図はディジ
タルクロック供給装置から二重化されて伝送されるクロ
ックを受信するディジタル端局装置のクロック受信回路
の一例を示す。現用クロック端子から現用クロックがレ
ベル変換回路１に入り、例えばＴＴＬレベルに変換され
選択回路４に送出される。又予備クロック端子から予備
クロックがレベル変換回路２に入り、ＴＴＬレベルに変
換されて選択回路４に送出される。断検出回路３はレベ
ル変換回路１と２の出力を監視し、通常現用、予備両系
共正富な時は現用のレベル変換回路１の出力が選択回路
４で選択され、タンク回路５に送出されるように選択回
路４を制御する。選択回路４を出た現用クロックはタン
ク回路５を経て出力端子より送出される。ここで例えば
レベル変換回路ｌの出力に数ビットの断が発生すると、
断検出回路３は現用クロックが障害で断と成ったと判断
し、レベル変換回路２の出力を選択するように選択回路
４を制御する。この結果選択回路４の出力には数ビット
の断を含むクロックがタンク回路５に送出される。しか
しタンク回路５によるタイミング保持能力により出力端
子には連続したクロックが送出される。従って出力端子
に接続された回路は正常に動作することが出来る。しか
しながらタンク回路５のタイミング保持能力を正常に機
能させるためには現用系クロックと予備系クロックの位
相差を或一定値以下に押さえる必要がある。
タルクロック供給装置からクロックの供給を受けるよう
に構成されている。そして通常現用系と予備系の２系統
でクロックの供給を受け、現用系に障害が先住しても予
備系からクロックを受信し、ディジタル端局装置自体の
動作に支障を生じないようにしている。第１図はディジ
タルクロック供給装置から二重化されて伝送されるクロ
ックを受信するディジタル端局装置のクロック受信回路
の一例を示す。現用クロック端子から現用クロックがレ
ベル変換回路１に入り、例えばＴＴＬレベルに変換され
選択回路４に送出される。又予備クロック端子から予備
クロックがレベル変換回路２に入り、ＴＴＬレベルに変
換されて選択回路４に送出される。断検出回路３はレベ
ル変換回路１と２の出力を監視し、通常現用、予備両系
共正富な時は現用のレベル変換回路１の出力が選択回路
４で選択され、タンク回路５に送出されるように選択回
路４を制御する。選択回路４を出た現用クロックはタン
ク回路５を経て出力端子より送出される。ここで例えば
レベル変換回路ｌの出力に数ビットの断が発生すると、
断検出回路３は現用クロックが障害で断と成ったと判断
し、レベル変換回路２の出力を選択するように選択回路
４を制御する。この結果選択回路４の出力には数ビット
の断を含むクロックがタンク回路５に送出される。しか
しタンク回路５によるタイミング保持能力により出力端
子には連続したクロックが送出される。従って出力端子
に接続された回路は正常に動作することが出来る。しか
しながらタンク回路５のタイミング保持能力を正常に機
能させるためには現用系クロックと予備系クロックの位
相差を或一定値以下に押さえる必要がある。
ところで現用系クロックと予備系クロックの位相差を或
一定値以下に押さえるということは、クロックの供給を
受ける端局装置の設置条件において、現用系と予備系の
クロック供給用ケーブル長の差を或一定値以下にしなけ
ればならないという制限を与える欠点がある。
一定値以下に押さえるということは、クロックの供給を
受ける端局装置の設置条件において、現用系と予備系の
クロック供給用ケーブル長の差を或一定値以下にしなけ
ればならないという制限を与える欠点がある。
（Ｃ）発明の目的
本発明の目的は上記欠点に鑑み、現用系と予備系のクロ
ックの位相を揃えなくとも、クロ・ツクの切替動作を正
常に行えるようにして、端局装置の設置条件におけるケ
ーブル長を揃える制限を開放するクロック受信回路を提
供することにある。
ックの位相を揃えなくとも、クロ・ツクの切替動作を正
常に行えるようにして、端局装置の設置条件におけるケ
ーブル長を揃える制限を開放するクロック受信回路を提
供することにある。
（ｄ）発明の構成
本発明の構成は現用系と予備系に二重化されて伝送され
るクロックを受信し、現用系クロックが断となった場合
予備系クロックに切替える受信回路において、予備系ク
ロックの位相を複数種類遅延させる遅延手段と、現用系
クロックと予備系クロックとの位相差をめる比較手段と
、該比較手段の比較結果を現用系のクロックが断となる
迄一定時間毎に書替えて記憶する記憶手段と、該記憶手
段の記憶内容に基づき前記予備系クロックの遅延手段か
ら現用クロックと同相の予備系クロックを選択する手段
とを設け、現用系クロックが断と成った場合現用系クロ
ックと同相の予備系クロックを選択するようにしたもの
である。
るクロックを受信し、現用系クロックが断となった場合
予備系クロックに切替える受信回路において、予備系ク
ロックの位相を複数種類遅延させる遅延手段と、現用系
クロックと予備系クロックとの位相差をめる比較手段と
、該比較手段の比較結果を現用系のクロックが断となる
迄一定時間毎に書替えて記憶する記憶手段と、該記憶手
段の記憶内容に基づき前記予備系クロックの遅延手段か
ら現用クロックと同相の予備系クロックを選択する手段
とを設け、現用系クロックが断と成った場合現用系クロ
ックと同相の予備系クロックを選択するようにしたもの
である。
（６）発明の実施例
本発明は例えば現用クロックに対する予備クロックの位
相差を補正する回路を設けることにより、ケーブル長の
差により発生するクロック相互の位相差を吸収するもの
である。これは予備クロックに対し現用クロックの位相
差を補正しても同様の効果がある。
相差を補正する回路を設けることにより、ケーブル長の
差により発生するクロック相互の位相差を吸収するもの
である。これは予備クロックに対し現用クロックの位相
差を補正しても同様の効果がある。
第２図は本発明の、一実施例を示す回路のブロック図で
ある。第１図と同一機能の部分は同一記号で表す。現用
クロック端子からレベル変換回路１を経て来た現用クロ
ックは位相比較回路１１で予備クロック端子からレベル
変換回路２を経て来た予備クロックと位相差を比較され
る。位相比較回路１１で検出された位相差は或一定範囲
（位相差零の特写ならば３６０度で或電圧値となる範囲
）のアナログの電圧値に変換され、アナログ／ディジタ
ル（Ａ／Ｄ）変換回路１０でディジタル値に変換さ糺、
メモリ９に格納される。メモリ９の値は現用クロックが
正常な時は予め定めた時間毎に書込まれる。メモリ９か
ら読出されたディジクル値はアドレス発生回路８でタッ
プ選択回路７のアドレスに変換される。このアドレスは
遅延回路６で遅延量の異なるｎ種類の予備クロックの中
から現用クロックと同相の予備クロ・ツクを夕・７ブ選
択回路７が選択するように予め定めておく。従ってレベ
ル変換回路２を経て遅延回路６に入る予備クロックは、
遅延回路６でｎ種類の遅延時間を与えられ、夫々タップ
選択回路７に送出されて、その内攻用クロックと同相の
ものが夕・ノブ選択回路７で選択され、選択回路４に送
出される。断検出回路３で現用クロックの断が判定され
るとメモリ９は新規の書込み動作を停止し、そのままの
値を保持する。従って選択回路４は現用クロ・ツクが断
になる前の位相差で検出された予備クロ・ツクをタンク
回路５に送出する。従ってタンク回路５には殆ど位相差
の無い予備クロックが現用クロックの代わりに供給され
るため連続したクロックを出力端子より送出する。断検
出回路３は現用クロックが回復し予備クロックから現用
クロックに切り替える時点でメモリ９の書込み動作を開
始させる。
ある。第１図と同一機能の部分は同一記号で表す。現用
クロック端子からレベル変換回路１を経て来た現用クロ
ックは位相比較回路１１で予備クロック端子からレベル
変換回路２を経て来た予備クロックと位相差を比較され
る。位相比較回路１１で検出された位相差は或一定範囲
（位相差零の特写ならば３６０度で或電圧値となる範囲
）のアナログの電圧値に変換され、アナログ／ディジタ
ル（Ａ／Ｄ）変換回路１０でディジタル値に変換さ糺、
メモリ９に格納される。メモリ９の値は現用クロックが
正常な時は予め定めた時間毎に書込まれる。メモリ９か
ら読出されたディジクル値はアドレス発生回路８でタッ
プ選択回路７のアドレスに変換される。このアドレスは
遅延回路６で遅延量の異なるｎ種類の予備クロックの中
から現用クロックと同相の予備クロ・ツクを夕・７ブ選
択回路７が選択するように予め定めておく。従ってレベ
ル変換回路２を経て遅延回路６に入る予備クロックは、
遅延回路６でｎ種類の遅延時間を与えられ、夫々タップ
選択回路７に送出されて、その内攻用クロックと同相の
ものが夕・ノブ選択回路７で選択され、選択回路４に送
出される。断検出回路３で現用クロックの断が判定され
るとメモリ９は新規の書込み動作を停止し、そのままの
値を保持する。従って選択回路４は現用クロ・ツクが断
になる前の位相差で検出された予備クロ・ツクをタンク
回路５に送出する。従ってタンク回路５には殆ど位相差
の無い予備クロックが現用クロックの代わりに供給され
るため連続したクロックを出力端子より送出する。断検
出回路３は現用クロックが回復し予備クロックから現用
クロックに切り替える時点でメモリ９の書込み動作を開
始させる。
（ｆ）発明の詳細
な説明した如く、本発明によれば現用クロックと予備ク
ロックの位相差を考慮することなく自由に端局装置の設
置を行うことが出来る。
ロックの位相差を考慮することなく自由に端局装置の設
置を行うことが出来る。
第１図はディジタルクロック供給装置から二重化されて
伝送されるクロックを受信するディジタル端局装置のク
ロック受信回路の一例を示す図、第２図は本発明の一実
施例を示す回路のブロック図である。 １．２はレベル変換回路、３は断検出回路、４は選択回
路、５はタンク回路、６は遅延回路、７はタップ選択回
路、８はアドレス発生回路、９はメモリ、１０はアナロ
グ／ディジタル変換回路、１１は位相比較回路である。 Ｆ 隻 −計
伝送されるクロックを受信するディジタル端局装置のク
ロック受信回路の一例を示す図、第２図は本発明の一実
施例を示す回路のブロック図である。 １．２はレベル変換回路、３は断検出回路、４は選択回
路、５はタンク回路、６は遅延回路、７はタップ選択回
路、８はアドレス発生回路、９はメモリ、１０はアナロ
グ／ディジタル変換回路、１１は位相比較回路である。 Ｆ 隻 −計
Claims (1)
- 現用系と予備系に二重化されて伝送されるクロックを受
信し、現用系クロ７りが断となった場合予備系クロック
に切替える受信回路において、予備系クロックの位相を
複数種類遅延させる遅延手段と、現用系クロックと予備
系クロックとの位相差をめる比較手段と、該比較手段の
比較結果を現用系のクロックが断となる迄一定時間毎に
書替えて記憶する記憶手段と、該記憶手段の記憶内容に
基づき前記予備系クロックの遅延手段から現用クロック
と同相の予備系クロックを選択する手段とを設け、現用
系クロックが断と成った場合現用系クロックと同相の予
備系クロックを選択することを特徴とするクロック受信
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015638A JPS60160237A (ja) | 1984-01-31 | 1984-01-31 | クロツク受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015638A JPS60160237A (ja) | 1984-01-31 | 1984-01-31 | クロツク受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60160237A true JPS60160237A (ja) | 1985-08-21 |
Family
ID=11894258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59015638A Pending JPS60160237A (ja) | 1984-01-31 | 1984-01-31 | クロツク受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160237A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03272231A (ja) * | 1990-03-22 | 1991-12-03 | Nec Corp | 伝送路切替方式 |
| JPH0446429A (ja) * | 1990-06-13 | 1992-02-17 | Nec Corp | 位相同期発振装置 |
| JPH05300139A (ja) * | 1992-04-03 | 1993-11-12 | Nec Corp | 送信フレームタイミング発生回路 |
| JPH0865208A (ja) * | 1994-08-18 | 1996-03-08 | Nec Corp | 回線切替方式 |
| JPH0897750A (ja) * | 1994-09-22 | 1996-04-12 | Nec Commun Syst Ltd | クロック受信分配システム |
| JP2009017071A (ja) * | 2007-07-03 | 2009-01-22 | Fujitsu Telecom Networks Ltd | 従属同期クロック信号生成装置 |
| JP2011501901A (ja) * | 2007-10-08 | 2011-01-13 | フリースケール セミコンダクター インコーポレイテッド | クロックトランスファ機能を有するクロック回路及び方法 |
-
1984
- 1984-01-31 JP JP59015638A patent/JPS60160237A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03272231A (ja) * | 1990-03-22 | 1991-12-03 | Nec Corp | 伝送路切替方式 |
| JPH0446429A (ja) * | 1990-06-13 | 1992-02-17 | Nec Corp | 位相同期発振装置 |
| JPH05300139A (ja) * | 1992-04-03 | 1993-11-12 | Nec Corp | 送信フレームタイミング発生回路 |
| JPH0865208A (ja) * | 1994-08-18 | 1996-03-08 | Nec Corp | 回線切替方式 |
| JPH0897750A (ja) * | 1994-09-22 | 1996-04-12 | Nec Commun Syst Ltd | クロック受信分配システム |
| JP2009017071A (ja) * | 2007-07-03 | 2009-01-22 | Fujitsu Telecom Networks Ltd | 従属同期クロック信号生成装置 |
| JP2011501901A (ja) * | 2007-10-08 | 2011-01-13 | フリースケール セミコンダクター インコーポレイテッド | クロックトランスファ機能を有するクロック回路及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3791983B2 (ja) | シンクロナイゼーションメッセージによるアクティブリファレンスの切替え装置 | |
| US6920603B2 (en) | Path error monitoring method and apparatus thereof | |
| JPS60160237A (ja) | クロツク受信回路 | |
| JPH05227056A (ja) | 冗長構成回路のアラーム検出方式 | |
| JP3389062B2 (ja) | 無瞬断系切替方法 | |
| JP2578680B2 (ja) | 伝送路切替装置 | |
| KR19990025178A (ko) | 비동기 전송모드 망에서 보수운용관리 고장상태 처리방법 및장치 | |
| JP2722921B2 (ja) | ヒットレス回線切替装置 | |
| JP3302233B2 (ja) | 無瞬断切替方式 | |
| JP2722903B2 (ja) | 同期網無線電送システム | |
| JP3001469B2 (ja) | 伝送路切替装置 | |
| JP2713004B2 (ja) | クロック供給方式 | |
| JPH01119128A (ja) | デスタック系ジッタ抑圧回路 | |
| JP2894435B2 (ja) | 無瞬断切替システムの位相調整回路 | |
| JP2793456B2 (ja) | 伝送路切替方式 | |
| JPS6184136A (ja) | スリツプ制御回路 | |
| JPH0691516B2 (ja) | 無瞬断回線切替器 | |
| JPS60163140A (ja) | 多重系制御装置 | |
| JPH03160835A (ja) | 位相補正回路 | |
| JPH01133451A (ja) | 通信制御装置 | |
| JPS63240145A (ja) | デイジタル信号伝送方式 | |
| JPH04307819A (ja) | 自動切替装置 | |
| JPH03181243A (ja) | 信号同期方式 | |
| JPH0738543A (ja) | エラスティックメモリ回路 | |
| JPH0457528A (ja) | 同期多重端局装置 |