JP3791983B2 - シンクロナイゼーションメッセージによるアクティブリファレンスの切替え装置 - Google Patents
シンクロナイゼーションメッセージによるアクティブリファレンスの切替え装置 Download PDFInfo
- Publication number
- JP3791983B2 JP3791983B2 JP28649896A JP28649896A JP3791983B2 JP 3791983 B2 JP3791983 B2 JP 3791983B2 JP 28649896 A JP28649896 A JP 28649896A JP 28649896 A JP28649896 A JP 28649896A JP 3791983 B2 JP3791983 B2 JP 3791983B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- active
- quality level
- clock reference
- active reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Optical Communication System (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Description
【発明の属する技術分野】
本発明は、光通信ネットワーク等の同期ネットワークにおけるクロックの同期確立技術に関する。
【0002】
【従来の技術】
ネットワーク全体でクロックの同期の確立が要求される同期ネットワーク環境が存在する。
【0003】
図12は、同期ネットワークの構成例を示した図である。
伝送装置1201は、例えばSONET(Synchronous Optical Network :同期光通信ネットワーク)の規格に従った光伝送路1203によって相互に接続され、また部分的に、例えばDS1メタル伝送路1204によって相互に接続される。そして、一部の伝送装置1201は、交換機1205と直接、又は中継装置1206等を介して接続される。
【0004】
このようなネットワーク環境では、通常は、BITS(Building Integrated Timing Supply )と呼ばれるクロック発生装置1202から、DS1メタル伝送路1204を介してネットワーク内の伝送装置1201に、高精度のクロックリファレンスが供給される。
【0005】
近年、上述の光伝送路1203又はメタル伝送路1204を用いて伝送されるオーバーヘッド情報(制御情報)として、伝送装置1201に入力される種々のクロックリファレンス自身の品質レベルを示すメッセージであるシンクロナイゼーションメッセージが規定され、各伝送装置1201がこれらのシンクロナイゼーションメッセージを検出、制御、及び送出する機能を備えることを要求されるようになった。
【0006】
上述のシンクロナイゼーションメッセージは、DS1メタル伝送路1204では、制御リンクであるDS1 ESF データリンクを用いて伝送される。
図13は、DS1メタル伝送路1204のデータフォーマットを示す図である。このフォーマットにおいては、8ビットからなるタイムスロットデータの24個の集合によって1フレーム(125μs(マイクロ秒)、193ビット)が構成され、更にこのフレームの24個の集合によって1マルチフレームが構成される。なお、1フレームのデータは図13のフレームビット#0から順にフレームビットまで192まで伝送され、1マルチフレムのデータはフレーム1から順にフレーム24まで伝送される。
【0007】
更に、DS1フレームビットのデータフォーマットを示す図である。24フレームからなる1マルチフレーム内のフレームビット#0〜#4439のうち、図14に示されるフィールドDLにおいてX印が書き込まれている13ビットによって、4kb/s(キロビット/秒)の伝送レートを有するデータリンクが構成され、これによってDS1 ESF データリンクが構成される。なお、図14において、FPSフィールドはフレーム抽出用のフレーミングパターンシーケンスであり、また、CRCフィールドはデータ誤りの検出/訂正用の巡回冗長チェックチャネルである。
【0008】
一方、SONET光伝送路1203においては、前述したシンクロナイゼーションメッセージは、制御情報の1群であるラインオーバーヘッド内のS1バイトを用いて伝送される。
【0009】
図15は、SONETにおけるオーバーヘッドのデータフォーマットを示す図である。この詳細については本発明の範囲外となるため省略するが、S1バイトは、ラインオーバーヘッド内の図15の*印で示されるバイト位置に配置されて伝送される。
【0010】
図16は、シンクロナイゼーションメッセージにより通知される品質レベルの内容を示す図である。なお、品質レベルは、ppmを単位として規定される。また、品質レベルの内容に対応して、品質レベル値(1〜7)、その品質レベルに対応するシンクロナイゼーションメッセージの、DS1 ESF データリンク及びS1バイト上での設定値が示されている。
【0011】
代表例を説明すると、“Stratum 1 Traceable ”は、最高品質レベルを示し、BITS1202(図12)が出力するクロックリファレンスの品質レベルに対応する。“Stratum 3 Traceable ”と“±20ppm Clock Traceable ”は、伝送装置1201の内部クロックの品質レベルに対応する。“Stratum 4 Traceable”は、DS1メタル伝送路1204上で発生し得る品質レベルである。この品質レベルは、SONET光伝送路1203上ではまず発生しない品質レベルなので、S1バイトの値は定義されていない。“Don't Use for Synchronization ”は、クロックリファレンスを同期制御のために使用することができない旨を通知するための品質レベルである。“Network Provider Specific Synchronization ”は、将来のために予約されている品質レベルである。
【0012】
図12の伝送装置1201は、シンクロナイゼーションメッセージを処理する機能として、伝送装置1201自身が終端する複数の伝送路から受信した複数のクロックリファレンスの中から、それらと共に受信したシンクロナイゼーションメッセージを比較することにより、最も品質レベルが高いクロックリファレンスに同期する機能と、現在使用しているクロックリファレンスの品質レベルに対応するシンクロナイゼーションメッセージを、伝送装置1201自身が終端するSONET光伝送路1203上のオーバヘッドバイトであるS1バイトへ出力する機能と、伝送装置1201自身がDS1メタル伝送路1204をも終端している場合には、上記品質レベルに対応するシンクロナイゼーションメッセージを、DS1メタル伝送路1204上のDS1 ESF データリンクに出力する機能等を要求されるようになった。そして、このような機能は、同期ネットワーク全体に広く適用されるようになると考えられる。
【0013】
なお、以下の説明Sにおいて、図17又は図18に示されるように、便宜上、伝送装置1201がその動作用として使用可能若しくは他の装置に対するタイミング供給用として出力可能なクロックリファレンスのうち、伝送装置1201が実際に動作用として使用している若しくはタイミング供給用として出力しているクロックリファレンスを、アクティブリファレンスと呼ぶことにする。
【0014】
【発明が解決しようとする課題】
従来、アクティブリファレンスの選択方式として、ユーザが、アクティブリファレンスとしたいクロックリファレンスが含まれている伝送路又はBITS入力のグループをコマンドにて指定することにより、アクティブリファレンスが固定的に決定され、選択可能なクロックリファレンスも固定的に決定されていた。
【0015】
例として、図19において、アクティブリファレンスとしたいクロックリファレンスが含まれるグループがグループ#1と設定された場合、選択可能なクロックリファレンスは、グループ#1ワークライン、グループ#1プロテクションライン、ホールドオーバークロック、及び内部クロックに決定され、アクティブリファレンスは、グループ#1ワークラインとなる。ここで、ホールドオーバークロックとは、伝送装置1201が、過去のアクティブリファレンスを引き込んでいて、そのアクティブリファレンスが使用できなくなったときに、その引き込んでいたアクティブリファレンスに同期して出力するクロックをいう。また、内部クロックとは、伝送装置1201が、その内部のクロック発生部から独自のタイミングで出力するクロックをいう。一方、ワークラインは、通常運用されるSONET光伝送路1203をいい、プロテクションラインは、予備のSONET光伝送路1203をいう。
【0016】
この例において、グループ#1ワークラインにおいて回線障害が発生すると、アクティブリファレンスはグループ#1プロテクションラインに切り替わり、更にそのラインにおいても回線障害が発生すると、アクティブリファレンスはホールドオーバークロックに切り替わり、そこでも回線障害が発生すると、アクティブリファレンスは内部クロックへ切り替わる。これらの場合において、グループ#2に属するクロックリファレンスは選択することができなかった。
【0017】
このように、従来は、グループが選択されることによって、アクティブリファレンスとして選択可能なクロックリファレンスが固定的に決定されてしまっていた。また、アクティブリファレンスとして選択される各クロックリファレンスの優先順位も固定的に決定されていた。即ち、従来は、あるアクティブリファレンスとして選択可能なクロックリファレンス及びその選択の優先順位は、あるグループが指定されることで固定的に、そのグループのワークライン(プライマリライン)のクロックリファレンス、プロテクションライン(セカンダリライン)のクロックリファレンス、ホールドオーバークロック、及び内部クロックの順に決定されてしまっていた。
【0018】
従って、従来は、選択可能なクロックリファレンスとその選択の優先順位を柔軟に決定することができず、品質レベルが高いクロックリファレンスが存在してもそれをアクティブリファレンスとして選択することができない場合が発生し、ネットワーク全体で常に最良の品質レベルのクロックリファレンスが選択されるとは限らず、ネットワーク全体が低い品質レベルのクロックで同期してしまうという現象が発生する場合があった。これが従来技術の第1の問題点である。
【0019】
また、一般に、クロックリファレンスの中には、ネットワーク内の特定の範囲で同じ品質レベルのクロックを参照するループができてしまいそれより高い品質レベルのクロックを参照できなくなってしまうタイミングループという状態を発生させるものがある。このようなクロックリファレンスは選択してはならないものであるが、従来は、アクティブリファレンスとしたいグループが選択されることにより、上述のようなタイミングループを発生させる可能性のあるクロックリファレンスがたまたまアクティブリファレンスとして選択されてしまい、その結果、そのクロックリファレンスがタイミングループを発生させてしまう場合があった。これが従来技術の第2の問題点である。
【0020】
更に、アクティブリファレンスとして選択可能なクロックリファレンスが限定されて決定されるため、選択可能なクロックリファレンスの冗長が十分取れず、アクティブリファレンスがホールドオーバークロック及び内部クロックに決定されてしまい、ネットワーク全体が低い品質レベルのクロックで同期してしまうという現象が、多々発生した。これが従来技術の第3の問題点である。
【0021】
一方、伝送装置1201が、クロックリファレンスを他の装置に対するタイミング供給用出力として出力する場合においても、従来は、アクティブリファレンスとしたいグループが指定されることにより、図20に示されるように、固定的に、タイミング供給用出力のプライマリ側は指定されたグループのワークラインからから抽出され、タイミング供給用出力のセカンダリ側は指定されたグループのプロテクションラインから抽出されていた。
【0022】
そのため、従来は、他により品質レベルの高いクロックリファレンスが存在しても、それをアクティブリファレンスとして選択してタイミング供給用出力として出力することができなかった。これが従来技術の第4の問題点である。
【0023】
また、従来は、アクティブリファレンスが障害となると、タイミング供給用出力として、AIS(Alarm Indication Signal :警報表示信号)がすぐに送出されてしまうことがあった。即ち、従来は、タイミング供給用出力としてのクロックリファレンスの冗長が非常に少なかった。これが従来技術の第5の問題点である。
【0024】
更に、従来は、タイミング供給用出力のプライマリ側とセカンダリ側の両方において、最も品質レベルの高い同じクロックを常に送出するということはできなかった。これが従来技術の第6の問題点である。
【0025】
一方、従来、上述したアクティブリファレンスの選択方式と併用して、アクティブリファレンスが一度あるクロックリファレンスに切り替えられた以後は他のクロックリファレンスへ切り替えられることを許さないアクティブリファレンスの強制切替えコマンドを使用することが可能であり、このコマンドの指定によって、どのクロックリファレンスへも強制的にアクティブリファレンスを切り替えることが可能であった。そのため、従来、アクティブリファレンスが障害状態にあるクロックリファレンスへ強制的に切り替えられてしまったり、切り替えられた先のクロックリファレンスが障害状態となると、それ以後クロックが抽出できずにサービスダウンが引き起こされてしまう場合があった。これが従来技術の第7の問題点である。
【0026】
更に、従来、アクティブリファレンスが、シンクロナイゼーションメッセージに基づいて常に優先順位の高いクロックリファレンスが選択されるように制御された場合に、以下のような現象が引き起こされる可能性がある。即ち例えば、アクティブリファレンスとして選択可能なクロックリファレンスがグループ#1ワークライン、グループ#1プロテクションライン、ホールドオーバークロック、及び内部クロックで、選択の優先順位もこの並びの順であり、これらのクロックリファレンスの中で、最も品質レベルの高いクロックリファレンスがグループ#1プロテクションラインであったとする。この場合、従来、グループ#1プロテクションラインがアクティブリファレンスとして選択される。次に、グループ#1ワークラインの品質レベルがグループ#1プロテクションラインの品質レベルと等しくなると、従来、アクティブリファレンスは、グループ#1ワークラインへと切り替えられていた。このように、従来、アクティブリファレンスとして現在選択されているクロックリファレンスより優先順位が高いクロックリファレンスの品質レベルがアクティブリファレンスの品質レベルと同じになると、アクティブリファレンスは常に優先順位の高いクロックリファレンスへ切り替わってしまうため、切り替えが多発して伝送装置1201のCPUの処理負担が増加してしまう。これが従来技術の第8の問題点である。
【0027】
本発明の課題は、アクティブリファレンスの選択及びタイミング供給用出力の選択において、選択可能なクロックリファレンスとその選択の優先順位を柔軟に決定可能とすることにより、性能の良いアクティブリファレンスの切り替え技術を実現することにある。
【0028】
【課題を解決するための手段】
本発明は、ネットワークの同期を確立するためにそのネットワークを構成する伝送装置内に設けられ、その伝送装置で受信される複数のクロックリファレンスの中から、その各クロックリファレンスに対応して受信される各シンクロナイゼーションメッセージによって通知されるその各クロックリファレンスの品質レベルに基づいて、1つのクロックリファレンスを、その伝送装置自身の動作を制御するためのアクティブリファレンス又はその伝送装置に接続される外部装置に対するタイミング供給用のアクティブリファレンスとして選択する装置を前提とする。
【0029】
本発明は、まず、以下の第1の構成を有する、
まず、リスト記憶手段は、アクティブリファレンスとして選択可能であってそれぞれ品質レベルを有する各クロックリファレンスと、その各クロックリファレンスを選択するための優先順位とが登録されたソースプライオリティリストを記憶する。
【0030】
そして、アクティブリファレンス制御手段は、そのソースプライオリティリストを参照することによりアクティブリファレンスを選択する。このアクティブリファレンス制御手段は、例えば、ソースプライオリティリストに登録されているクロックリファレンスの中で最も品質レベルの高いクロックリファレンスをアクティブリファレンスとして選択し、ソースプライオリティリストに同一の品質レベルを有するクロックリファレンスが複数登録されている場合には、その複数のクロックリファレンスの中でそれぞれに対応する優先順位が最も高いクロックリファレンスを選択し、現在アクティブリファレンスとして選択しているクロックリファレンスの品質レベルより高い品質レベルを有するクロックリファレンスが受信されたときに、それがソースプライオリティリストへ登録されている場合に、その受信されたクロックリファレンスCLKをアクティブリファレンスとして選択する。
【0031】
この本発明の第1の構成により、品質レベルが高いクロックリファレンスをソースプライオリティリストに登録しておくことにより、常に品質レベルの高いアクティブリファレンスを選択することが可能となり、ネットワーク全体を常に高い品質レベルのクロックに同期させることができる。
【0032】
また、アクティブリファレンスとして選択してはならないクロックリファレンスはソースプライオリティリストから削除することにより、ネットワーク内でのタイミングループの生成を避けることができる。
【0033】
また、複数のクロックリファレンスをソースプライオリティリストに登録することにより、選択可能なクロックリファレンスの冗長を十分に取ることができ、アクティブリファレンスがホールドオーバークロック及び内部クロックに決定されてしまうことによりネットワーク全体が低い品質レベルのクロックで同期してしまうという現象を回避することができる。
【0034】
上述の発明の構成において、更に以下のような第2の構成を有することができる。
即ち、リスト記憶手段は、伝送装置に接続される外部装置に対する複数のタイミング供給用のアクティブリファレンスに対応する複数のソースプライオリティリストを記憶する。
【0035】
そして、アクティブリファレンス制御手段は、複数のタイミング供給用のアクティブリファレンス毎に、それぞれに対応してリスト記憶手段に記憶されているソースプライオリティリストを個別に参照することにより複数のタイミング供給用のアクティブリファレンスをそれぞれ選択する。
【0036】
この本発明の第2の構成によって、品質レベルの高いクロックリファレンスが常にアクティブリファレンスとして選択されタイミング供給用出力として出力されるように制御することができる。
【0037】
また、上述の本発明の第2の構成により、タイミング供給用のアクティブリファレンスをフレキシブルに設定できるようになる。このため、タイミング供給用出力としてのクロックリファレンスの冗長を十分に取ることができ、タイミング供給用出力としてAIS(Alarm Indication Signal :警報表示信号)がすぐに送出されてしまうという事態を回避することができる。
【0038】
更に、上述の本発明の第2の構成によって、タイミング供給用のアクティブリファレンスのプライマリ側とセカンダリ側の両方において、最も品質レベルの高い同じクロックを常に送出するということができるようになる。
【0039】
ここまでの発明の構成において、更に、以下のような本発明の第3の構成を有することができる。
即ち、アクティブリファレンス制御手段は、ソースプライオリティリストに基づいてアクティブリファレンスを選択する動作と択一的に、アクティブリファレンスが一度あるクロックリファレンスに切り替えられた以後は他のクロックリファレンスへ切り替えられることを許さない第1の切替えコマンド(強制切替えコマンド)に基づいて、それにより指定されるクロックリファレンスをアクティブリファレンスとして選択する。その場合に、アクティブリファレンス制御手段は、アクティブリファレンスが障害状態にあるクロックリファレンスへ強制的に切り替えられた場合、又は切り替後のクロックリファレンスが障害状態となった場合に、アクティブリファレンスを、伝送装置が有するホールドオーバークロック又は内部クロックに強制的に切り替える。
【0040】
この本発明の第3の構成により、強制切替えの実行時においても、クロックリファレンスが抽出できずにサービスダウンが引き起こされてしまうという事態を回避することができる。
【0041】
ここまでの発明の構成において、更に、以下のような第4の構成を有することができる。
即ち、アクティブリファレンス制御手段は、ソースプライオリティリストに基づいてアクティブリファレンスを選択する動作と択一的に、アクティブリファレンスが一度あるクロックリファレンスに切り替えられた以後は他のクロックリファレンスへ切り替えられることを許す第2の切替えコマンド(手動切替えコマンド)に基づいて、それにより指定されるクロックリファレンスをアクティブリファレンスとして選択する。その場合に、アクティブリファレンス制御手段は、障害状態以外の状態にあるクロックリファレンスのみをアクティブリファレンスとして選択し、切替え後のクロックリファレンスが障害状態となった場合に、切替え前に選択されていたクロックリファレンスをアクティブリファレンスとして選択し直し、切替え後のアクティブリファレンスの品質レベルが他のクロックリファレンスの品質レベルよりも低くなった場合に、その他のクロックリファレンスの中で最も品質レベルが高いクロックリファレンスをアクティブリファレンスとして選択し直す。
【0042】
この本発明の第4の構成により、手動切替えの指定時においても、常に最も品質レベルの高いクロックリファレンスを抽出することができるようになり、ネットワーク全体が低い品質レベルのクロックリファレンスに同期してしまう事態を回避することができる。
【0043】
更に、前述したソースプライオリティリストを利用したアクティブリファレンスの選択方式と、前述した強制切替え用の第1のコマンドを使用した方式と、前述した手動切替え用の第2のコマンドを使用した方式とが併用されることにより、アクティブリファレンスの意図的な切り替えを柔軟に実現することができ、メンテナンス等の特殊なネットワーク運用条件に柔軟に対応することができる。
【0044】
ここまでの発明の構成において、更に、以下のような第5の構成を有することができる。
即ち、アクティブリファレンス制御手段は、ユーザの選択に基づき、所定の高品質の品質レベルを有する所定のクロックリファレンスが受信された場合に、ソースプライオリティリストを参照することにより所定のクロックリファレンスをタイミング供給用のアクティブリファレンスとして選択する第1のモードと、予め指定された所定のクロックリファレンスを固定的にタイミング供給用のアクティブリファレンスとして選択する第2のモードの何れかを択一的に実行する。
【0045】
この本発明の第5の構成によって、より柔軟なタイミング供給用出力の設定が可能となる。
ここまでの発明の構成において、更に、以下のような第6の構成を有することができる。
【0046】
即ち、アクティブリファレンス制御手段は、ユーザの選択に基づいて、現在のアクティブリファレンスより優先順位が高いソースプライオリティリストに登録されているクロックリファレンスの品質レベルが現在のアクティブリファレンスの品質レベルと同じになった場合に、優先順位の高い方のクロックリファレンスをアクティブリファレンスとして選択する第3のモードと、アクティブリファレンスを変更しない第4のモードとの何れかを択一的に実行する。
【0047】
この本発明の第6の構成における第4のモードが実行されることにより、切り替えが多発して伝送装置のCPUの処理負担が増加してしまうという事態を回避することができる。
【0048】
ここまでの発明の構成において、更に、以下のような第7の構成を有することができる。
即ち、アクティブリファレンス制御手段は、ユーザによる挿入コマンドの実行時に、リスト記憶手段に記憶されているソースプライオリティリストの所定の優先順位の位置に指定されたクロックリファレンスを挿入して登録し、ソースプライオリティリスト上のその当する他のクロックリファレンスの優先順位を自動的にそれぞれ1つずつ下げさせる制御を実行し、ユーザによる削除コマンドの実行時に、リスト記憶手段に記憶されているソースプライオリティリストの所定の優先順位の位置から指定されたクロックリファレンスを削除し、ソースプライオリティリスト上のその当する他のクロックリファレンスの優先順位を自動的にそれぞれ1つずつ上げさせる制御を実行する。
【0049】
この本発明の第7の構成によって、ソースプライオリティリストに対するクロックリファレンスの挿入/削除を、少ない操作で効率的に実行することができる。
【0050】
ここまでの発明の構成において、更に、以下のような第8の構成を有することができる。
即ち、アクティブリファレンス制御手段は、伝送装置を動作させるアクティブリファレンスのためのソースプライオリティリストの設定の終了時に、それにその伝送装置が生成するホールドオーバークロックが登録されていない場合に、そのホールドオーバークロックをソースプライオリティリスト上の最下位の優先順位に対応する位置に登録し、伝送装置に接続される外部装置に対するタイミング供給用のアクティブリファレンスのためのソースプライオリティリストの設定の終了時に、それにその伝送装置が有する内部クロックが登録されていない場合に、その内部クロックをソースプライオリティリスト上の最下位の優先順位に対応する位置に登録する。
【0051】
この本発明の第8の構成によって、最悪でも、伝送装置を動作させるためのアクティブリファレンスとして最小限の品質レベルのクロックリファレンスを選択することができるため、クロックリファレンスが抽出できないことによるサービスダウンの発生を回避することができる。
【0052】
ここまでの発明の構成において、更に、以下のような第9の構成を有することができる。
即ち、アクティブリファレンス制御手段は、ソースプライオリティリスト上で選択できるクロックリファレンスがなくなった場合に、伝送装置が有する内部クロックをアクティブリファレンスとして選択する。
【0053】
この本発明の第9の構成によって、全ての外部クロックリファレンスが選択できなくなってしまった場合であっても、伝送装置を動作させるためのアクティブリファレンスとして最小限の品質レベルの内部クロックを選択することができるため、サービスダウンの発生を回避することができる。
【0054】
【発明の実施の形態】
以下、図面を参照しながら本発明の各実施の形態について詳細に説明する。
なお、本発明の各実施の形態の基本的なシステム構成及びシンクロナイゼーションメッセージの構成等については、「従来の技術」の項で説明した図12〜図16、及び図19によって示されるものと同じである。以下の説明では、随時これらの図面も参照するものとする。
【0055】
本発明の実施の形態では、アクティブリファレンスとして選択可能なクロックリファレンスを自由に登録/削除でき、また、同一の品質レベルのリファレンスが複数存在した場合も含めて、どのクロックリファレンスを選択するかを示す選択の優先順位を自由に設定することのできるソースプライオリティリストが、伝送装置1201(図12参照)内に設けられる。
【0056】
このソースプライオリティリストは、伝送装置1201自身の動作用、並びに伝送装置1201に接続される他の装置のためのタイミング供給用出力のプライマリ側及びセカンダリ側のそれぞれに対して、個別に定義することができる。
【0057】
伝送装置1201は、このソースプライオリティリストの設定内容に基づいてアクティブリファレンスを切り替える。即ちまず、ソースプライオリティリストに登録されたクロックリファレンスのみが、アクティブリファレンスとして選択可能なクロックリファレンスとされる。そして、登録されている全てのクロックリファレンス中で、最も品質レベルの高いクロックリファレンスが、アクティブリファレンスとして選択される。もし、同一の品質レベルを有するクロックリファレンスが複数存在した場合には、ソースプライオリティリスト上で選択の優先順位が高いクロックリファレンスが選択される。もし、現在アクティブリファレンスとして選択されているクロックリファレンスの品質レベルよりも高い品質レベルを有するクロックリファレンスが出現し、それがソースプライオリティリストへ登録されていたら、それがアクティブリファレンスとして選択される。
【0058】
図2は、ソースプライオリティリストの設定内容に基づいてアクティブリファレンスを切り替えるための伝送装置1201が実行する制御動作を示す動作フローチャートである。
【0059】
品質レベルの変化等によりクロックリファレンスの切替要因が発生すると、まず、伝送装置1201が受信しているクロックリファレンス中から1つのクロックリファレンスが対象クロックリファレンスとして選択され、それがソースプライオリティリストに登録されておりかつ有効であるか否かが判定される(図2のステップ201)。
【0060】
対象クロックリファレンスがソースプライオリティリストに登録されておらず又は有効ではない場合には、全てのクロックリファレンスのチェックが完了したと判定されるまで(図2のステップ201→206)、次の対象クロックリファレンスが抽出され、それに対して上記と同様のチェックが実行される(図2のステップ206→207→201)。
【0061】
対象クロックリファレンスがソースプライオリティリストに登録されておりかつ有効である場合には、シンクロナイゼーションメッセージによって決定されるその対象クロックリファレンスの品質レベルが、ソースプライオリティリストに登録されているクロックリファレンスの中で一番高いか否かが判定される(図2のステップ201→202)。
【0062】
対象クロックリファレンスの品質レベルが、ソースプライオリティリストに登録されているクロックリファレンスの中で一番高くなければ、全てのクロックリファレンスのチェックが完了したと判定されるまで(図2のステップ202→206)、次の対象クロックリファレンスが抽出され、それに対し前述のステップ201以降の制御が実行される(図2のステップ206→207→201)。
【0063】
対象クロックリファレンスの品質レベルが、ソースプライオリティリストに登録されているクロックリファレンスの中で一番高ければ、更に、ソースプライオリティリストに登録されている他のクロックリファレンスの中に、対象クロックリファレンスと同一の品質レベルを有するクロックリファレンスがないか否かが判定される(図2のステップ202→203)。
【0064】
ソースプライオリティリストに登録されている他のクロックリファレンスの中に、対象クロックリファレンスと同一の品質レベルを有するクロックリファレンスがなければ、その対象クロックリファレンスがアクティブリファレンスとして選択され(図2のステップ203→204)、アクティブリファレンスの切替えが終了する。
【0065】
ソースプライオリティリストに登録されている他のクロックリファレンスの中に、対象クロックリファレンスと同一の品質レベルを有するクロックリファレンスがある場合には、更に、ソースプライオリティリスト上での対象クロックリファレンスの優先順位が対象クロックリファレンスと同一の品質レベルを有する他のクロックリファレンスの優先順位よりも高いか否かが判定される(図2のステップ203→205)。
【0066】
ソースプライオリティリスト上での対象クロックリファレンスの優先順位が対象クロックリファレンスと同一の品質レベルを有する他のクロックリファレンスの優先順位よりも高ければ、その対象クロックリファレンスがアクティブリファレンスとして選択され(図2のステップ205→204)、アクティブリファレンスの切替えが終了する。
【0067】
ソースプライオリティリスト上での対象クロックリファレンスの優先順位が対象クロックリファレンスと同一の品質レベルを有する他のクロックリファレンスの優先順位よりも高くなければ、全てのクロックリファレンスのチェックが完了したと判定されるまで(図2のステップ205→206)、次の対象クロックリファレンスが抽出され、それに対し前述のステップ201以降の制御が実行される(図2のステップ206→207→201)。
【0068】
上述の一連の制御において、全てのクロックリファレンスのチェックが完了したと判定された場合には、アクティブリファレンスの切替えは行われない(図2のステップ206→208)。
【0069】
なお、ソースプライオリティリストの内容の設定は、コマンドによって実行できる。
図1は、図19に示される伝送装置1201の構成例におけるソースプライオリティリストの例を示す図である。この図1では、アクティブリファレンスとして選択可能なクロックリファレンスは、BITS入力プライマリ、BITS入力セカンダリ、グループ#1ワークライン、グループ#1プロテクションライン、グループ#2ワークライン、グループ#2プロテクションライン、及びホールドオーバークロックであり、選択の優先順位もこの並びの順である。
【0070】
アクティブリファレンスが選択される場合、まず、図1に示されるソースプライオリティリストに登録されている全てのクロックリファレンスの中で、最も品質レベルが高いクロックリファレンスがグループ#1ワークラインであれば、それがアクティブリファレンスとして選択される。もし、最も品質レベルの高いクロックリファレンスが、BITS入力プライマリとBITS入力セカンダリとグループ#2ワークラインの3つであれば、図1に示されるソースプライオリティリストの優先順位に従って、BITS入力プライマリがアクティブリファレンスとして選択される。現在アクティブリファレンスとして選択されているクロックリファレンスが、障害状態になると、ソースプライオリティリストに設定されている残りのクロックリファレンスの中で最も品質レベルの高いクロックリファレンスが選択される。
【0071】
このような構成により、品質レベルが高いクロックリファレンスをソースプライオリティリストに登録しておくことにより、常に品質レベルの高いアクティブリファレンスを選択することが可能となり、ネットワーク全体を常に高い品質レベルのクロックに同期させることができる。これにより、前述の従来技術の第1の問題点が解決される。
【0072】
また、アクティブリファレンスとして選択してはならないクロックリファレンスはソースプライオリティリストから削除することにより、ネットワーク内でのタイミングループの生成を避けることができる。これにより、前述の従来技術の第2の問題点が解決される。
【0073】
また、複数のクロックリファレンスをソースプライオリティリストに登録することにより、選択可能なクロックリファレンスの冗長を十分に取ることができ、アクティブリファレンスがホールドオーバークロック及び内部クロックに決定されてしまうことによりネットワーク全体が低い品質レベルのクロックで同期してしまうという現象を回避することができる。これにより、前述の従来技術の第3の問題点が解決される。
【0074】
次に、本発明の実施の形態では、タイミング供給用出力のプライマリ側とセカンダリ側のそれぞれについて、ソースプライオリティリストが個別に作成されることにより、各出力をどのクロックリファレンスから抽出するかを設定することができる。
【0075】
例えば、タイミング供給用出力のプライマリ側とセカンダリ側のそれぞれに対応するソースプライオリティリストが、図3及び図4に示されるように作成されることによって、図5に示されるようなタイミング供給用出力の設定が可能となる。また、タイミング供給用出力のプライマリ側とセカンダリ側のそれぞれに対応するソースプライオリティリストが、図6及び図7に示されるように作成されることによって、図8に示されるようなタイミング供給用出力の設定が可能となる。なお、これらの図において、“Derived DS1プライマリリファレンス”及び“Derived DS1セカンダリリファレンス”とは、タイミング供給用出力が、他の伝送装置1201が接続されるDS1メタル伝送路1204(図12)への出力であることを示している。
【0076】
このような構成によって、品質レベルの高いクロックリファレンスが常にアクティブリファレンスとして選択されタイミング供給用出力として出力されるように制御することができる。これにより前述の従来技術の第4の問題点が解決される。
【0077】
また、上述の構成により、タイミング供給用出力をフレキシブルに設定できるようになる。このため、タイミング供給用出力としてのクロックリファレンスの冗長を十分に取ることができ、タイミング供給用出力としてAIS(Alarm Indication Signal :警報表示信号)がすぐに送出されてしまうという事態を回避することができる。これにより前述の従来技術の第5の問題点が解決される。
【0078】
更に、上述の構成によって、例えば図8に示されるように、タイミング供給用出力のプライマリ側とセカンダリ側の両方において、最も品質レベルの高い同じクロックを常に送出するということができるようになる。これにより前述の従来技術の第6の問題点が解決される。
【0079】
次に、本発明の実施の形態では、上述のソースプライオリティリストを利用したアクティブリファレンスの選択方式と併用して、アクティブリファレンスが一度あるクロックリファレンスに切り替えられた以後は他のクロックリファレンスへ切り替えられることを許さない強制切替えコマンドを、使用可能なように構成できる。
【0080】
この構成においては、上記強制切替えコマンドの指定により、アクティブリファレンスが障害状態にあるクロックリファレンスへ強制的に切り替えられたり、切り替えられた先のクロックリファレンスが障害状態となると、アクティブリファレンスが、伝送装置1201が有するホールドオーバークロック又は内部クロックに強制的に切り替えられるように動作する。
【0081】
これにより、強制切替えコマンドの指定時においても、クロックリファレンスが抽出できずにサービスダウンが引き起こされてしまうという事態を回避することができる。これにより前述の従来技術の第7の問題点が解決される。
【0082】
更に、本発明の実施の形態では、上述のソースプライオリティリストを利用したアクティブリファレンスの選択方式及びアクティブリファレンスの強制切替えコマンドを使用する方式と併用して、以下に示すような手動切替えコマンドを使用可能なように構成できる。
【0083】
この構成においては、上記手動切替えコマンドの指定においては、障害状態以外の状態にあるクロックリファレンスのみへアクティブリファレンスが切り替えられるような制御が実行される。また、上記手動切替えコマンドが指定された後に、切り替え先のクロックリファレンスが障害状態となったときには、アクティブリファレンスが切り替えの前に選択されていたクロックリファレンスへ切り戻されるような制御が実行される。更に、上記手動切替えコマンドが指定された後に、切り替え先のクロックリファレンスが他のクロックリファレンスの品質レベルよりも低くなった場合には、残りのクロックリファレンスで最も品質レベルの高いクロックリファレンスへアクティブリファレンスが切り戻されるような制御が実行される。
【0084】
このような構成により、手動切替えコマンドの指定時においても、常に最も品質レベルの高いクロックリファレンスを抽出することができるようになり、ネットワーク全体が低い品質レベルのクロックリファレンスに同期してしまう事態を回避することができる。
【0085】
更に、前述したソースプライオリティリストを利用したアクティブリファレンスの選択方式と、前述した強制切替えコマンドを使用した方式と、上述した手動切替えコマンドを使用した方式とが併用されることにより、アクティブリファレンスの意図的な切り替えを柔軟に実現することができ、メンテナンス等の特殊なネットワーク運用条件に柔軟に対応することができる。
【0086】
次に、本発明の実施の形態では、アクティブリファレンスとしてBITS入力が選択された場合に、前述したソースプライオリティリストに基づいて、タイミング供給用出力のプライマリ側とセカンダリ側としてBITS入力が選択されるモードと、タイミング供給用出力のプライマリ側とセカンダリ側のそれぞれについてBITS入力は選択されずにコマンドにより指定されたクロックリファレンスに固定されるモードとをユーザが自由に切り替えられるように構成することができる。
【0087】
このような構成によって、より柔軟なタイミング供給用出力の設定が可能となる。
次に、前述したように、本発明の実施の形態においては、現在アクティブリファレンスとして選択されているクロックリファレンスの品質レベルよりも高い品質レベルを有するクロックリファレンスが出現し、それがソースプライオリティリストへ登録されていたら、それがアクティブリファレンスとして選択される。このような制御に加えて、本発明の実施の形態では、アクティブリファレンスとして現在選択されているクロックリファレンスより優先順位が高いクロックリファレンスの品質レベルがアクティブリファレンスの品質レベルと同じになった場合に、アクティブリファレンスが優先順位の高い方のクロックリファレンスへ切り替わらないように動作するモードを設けることができる。このようなモードが実行されることにより、切り替えが多発して伝送装置1201のCPUの処理負担が増加してしまうという事態を回避することができる。これにより前述の従来技術の第8の問題点が解決される。
【0088】
次に、本発明の実施の形態において、例えば、図3に示されるソースプライオリティリストの最上位の優先順位の位置にBITS入力プライマリを追加することにより、ソースプライオリティリストを図9に示されるように変更したい場合に、クロックリファレンスを自動的にソースプライオリティリストに挿入し、ソースプライオリティリスト上の他のクロックリファレンスの優先順位を自動的にそれぞれ1つずつ下にスライドさせる制御を実行する挿入コマンドを設けることができる。また、ソースプライオリティリスト上から、あるクロックリファレンスのみを削除し、それより下位のソースプライオリティリスト上のクロックリファレンスの優先順位を自動的にそれぞれ1つずつ上にスライドさせる制御を実行する削除コマンドを設けることができる。
【0089】
このようなコマンド群の新設により、ソースプライオリティリストに対するクロックリファレンスの挿入/削除を、少ない操作で効率的に実行することができる。
【0090】
次に、前述したように、本発明の実施の形態では、ソースプライオリティリストに登録されたクロックリファレンスのみが、アクティブリファレンスとして選択可能なクロックリファレンスとされる。従って、ソースプライオリティリストへホールドオーバークロック又は内部クロックを登録し忘れると、アクティブリファレンスの品質レベルが下がって行った場合に、最後にアクティブリファレンスとしてソースプライオリティリストから選択可能なクロックリファレンスがなくなってしまってクロックが抽出できなくなってしまい、ネットワーク全体若しくは一部の伝送装置1201が動作しなくなり、サービスダウンを引き起こしてしまう可能性がある。
【0091】
そこで、本発明の実施の形態では、伝送装置1201を動作させるアクティブリファレンスのためのソースプライオリティリストの設定の終了時に、それにホールドオーバークロックが登録されていなかったら、ホールドオーバークロックが自動的にソースプライオリティリスト上の最下位の優先順位に対応する位置に登録されるように構成することができる。
【0092】
また、タイミング供給用出力のためのソースプライオリティリストの設定の終了時に、それに内部クロックが登録されていなかったら、内部クロックが自動的にソースプライオリティリスト上の最下位の優先順位に対応する位置に登録されるように構成することができる。
【0093】
このような構成により、最終的には、伝送装置1201を動作させるためのアクティブリファレンスとして最悪でもホールドオーバークロックが使用されるように制御することができ、また、タイミング供給用出力として最悪でも内部クロックが使用されるように制御することができるため、サービスダウンの発生を回避することができる。
【0094】
更に、上述の構成において、ソースプライオリティリストへ内部クロックを登録し忘れると、アクティブリファレンスの品質レベルが下がって行き、ホールドオーバークロックも選択できなくなって全ての外部クロックリファレンスが選択できなくなってしまった場合に、やはり、ソースプライオリティリストから選択可能なクロックリファレンスがなくなってしまってクロックが抽出できなくなってしまい、サービスダウンが発生する可能性がある。
【0095】
そこで、本発明の実施の形態では、ソースプライオリティリスト上で選択できるクロックリファレンスがなくなってしまった場合には、自動的に内部クロックが選択されるように構成することができる。これにより、全ての外部クロックリファレンスが選択できなくなってしまった場合であっても、サービスダウンの発生という最悪の事態を回避することができる。
【0096】
【実施例】
図10は、伝送装置1201(図12)の構成のうち、それ自身の動作用のアクティブリファレンスを選択するための上述した各実施の形態の構成を実現するためのハードウエア構成図である。
【0097】
外部のBITS1202(図12)から2本のDS1メタル伝送路1204を介してそれぞれ入力するBITS入力プライマリとBITS入力セカンダリは、それぞれ2つのB/U部(バイポーラ/ユニポーラ変換部)1001において、クロックリファレンスCLKとデータリンクDATAに分離される。
【0098】
クロックリファレンスCLKは、伝送装置1201が同期すべきクロックリファレンスを選択する回路であるNEアクティブリファレンス選択部1002に入力する。
【0099】
一方、データリンクDATAは、DS1 ESF データリンク検出部1003に入力して、そこで、DS1 ESF データリンク(図14のDLに対応する)が検出されて、それに含まれるシンクロナイゼーションメッセージが示す品質レベルが、CPU1004に通知される。
【0100】
また、グループ#1ワークライン、グループ#1プロテクションライン、・・・グループ#nワークライン、及びグループ#nプロテクションラインから入力されるSONET信号は、DMUX部(デマルチプレクサ部:分離部)1007において、クロックリファレンスCLKとオーバーヘッドOH(図15参照)に分離される。
【0101】
クロックリファレンスCLKは、NEアクティブリファレンス選択部1002に入力する。
また、オーバーヘッドOHは、オーバーヘッド検出部(OH検出部)1008に入力し、その回路の一部であるS1検出部1009において、S1バイト(図15、図16参照)が検出されて、それに含まれるシンクロナイゼーションメッセージが示す品質レベルが、CPU1004に通知される。
【0102】
NEアクティブリファレンス選択部1002内の障害検出部1011は、2つのB/U部1001又はn×2つのDMUX部1007からそれぞれ入力するクロックリファレンスCLKのクロック障害(入力断)を監視し、障害を検出した場合にはその旨をCPU1004に通知する。
【0103】
また、nつのOH検出部1008内の各S1検出部1009は、S1バイトの検出時に、規定(図16参照)されていないビット列を検出した場合には、これを障害と認識し、障害の発生をCPU1004に通知する。
【0104】
また、nつのDS1 ESF データリンク検出部1003も、各DS1 ESF データリンク上に、規定(図16参照)されていないビット列を場合に、これを障害と認識し、障害の発生をCPU1004に通知する。
【0105】
次に、保守端末1005からCPU1004へは、ソースプライオリティリスト1006が通知され、CPU1004はそれを内部の記憶装置に記憶する。
CPU1004は、2つのDS1 ESF データリンク検出部1003と2つのS1検出部1009からそれぞれ通知された各品質レベル又は障害通知と、上記ソースプライオリティリスト1006とから、図2で前述した動作フローチャートに従って、NEアクティブリファレンスを決定する。そして、CPU1004は、CLK選択命令を用いて、上述の決定したNEアクティブリファレンスをNEアクティブリファレンス選択部1002に通知する。なお、CPU1004は、クロックリファレンスCLKを決定できなかった場合には、内部クロック発生部1010が発生する内部クロックを選択させるためのCLK選択命令を、NEアクティブリファレンス選択部1002に通知する。
【0106】
これと同時に、CPU1004は、オーバーヘッド生成部(OH生成部)1013内のS1挿入部1014に対して、出力側のSONET信号のオーバーヘッドOH内のS1バイトに書き込まれるべきシンクロナイゼーションメッセージを指示する。このシンクロナイゼーションメッセージには、アクティブリファレンスの品質レベルが指定される。
【0107】
NEアクティブリファレンス選択部1002は、CPU1004から通知されたCLK選択命令に従い、NEアクティブリファレンスとするクロックリファレンスCLKを、2つのB/U部1001及び2×nつのDMUX部1007から入力するクロックリファレンスCLKの中から選択し、その選択したクロックリファレンスCLKをDPLL(ディジタル位相ロックループ:Digital Phase Locked Loop)部1012(ホールドオーバーHOと呼ばれる)へ送出する。
【0108】
DPLL部1012は、NEアクティブリファレンス選択部1002から通知されたNEアクティブリファレンスCLKを高精度の同期をとりながら保持し、それをn×2つのMUX部(マルチプレクサ部:多重部)1015に転送する。
【0109】
一方、nつのOH生成部1013内の各S1挿入部1014は、CPU1004から通知されたシンクロナイゼーションメッセージをオーバーヘッドOH内のS1バイトに書き込む。そして、第1のOH生成部1013は、オーバーヘッドOHを、グループ#1の2つのMUX部1015へ転送し、第2のOH生成部1013は、オーバーヘッドOHを、グループ#2の2つのMUX部1015に転送する。
【0110】
MUX部1015は、DPLL部1012から転送されてきたNEアクティブリファレンスCLKと、OH生成部1013から転送されてきたオーバーヘッドOHとを、SONET信号に多重し、そのSONET信号を各SONET光伝送路1203に送出する。
【0111】
次に、図11は、伝送装置1201(図12)の構成のうち、タイミング供給用出力であるDerived DS1プライマリ/セカンダリアクティブリファレンスを選択するための前述した各実施の形態の構成を実現するためのハードウエア構成図である。
【0112】
図11において、図10の場合と同じ番号が付された部分は、図10の場合と同じ機能を有する。即ち、Derived DS1プライマリ/セカンダリアクティブリファレンスを選択するまでの機能は、図10の場合と同じである。この場合に、図11のDerived DS1プライマリ/セカンダリアクティブリファレンス選択部1101は、図10のNEアクティブリファレンス選択部1002と実質的に同じ機能を有する。
【0113】
図11の構成が図10の構成と異なる点は、以下の通りである。
まず、CPU1004は、DS1 ESF データリンク挿入部1102に対して、出力側のデータリンク信号に書き込まれるべきシンクロナイゼーションメッセージを指示する。
【0114】
2つのDS1 ESF データリンク挿入部1102は、CPU1004から通知されたシンクロナイゼーションメッセージをDS1 ESF データリンク(データリンクDATA)に書き込む。そして、2つのDS1 ESF データリンク挿入部1102は、各データリンクDATAを、2つのU/B部(ユニポーラ/バイポーラ変換部)1103に転送する。
【0115】
次に、Derived DS1プライマリ/セカンダリアクティブリファレンス選択部1101は、CPU1004から通知されたCLK選択命令に従い、Derived DS1プライマリ/セカンダリアクティブリファレンスとするクロックリファレンスCLKを、2つのB/U部1001及びn×2つのDMUX部1007から入力するクロックリファレンスCLKの中から選択し、その選択したクロックリファレンスCLKを直接2つのU/B部1103に転送する。なお、上述のDerived DS1プライマリ/セカンダリアクティブリファレンスは、2つのU/B部1103に対して共通の1つのリファレンスであっても個別の2つのリファレンスであってもよい。
【0116】
U/B部1103は、DS1プライマリ/セカンダリアクティブリファレンス選択部1101から転送されてきたDerived DS1プライマリ/セカンダリアクティブリファレンスCLKと、DS1 ESF データリンク挿入部1102から転送されてきたデータリンクDATAとを、DS1信号に多重し、そのDS1信号を各DS1メタル伝送路1204に送出する。
【0117】
2つのU/B部1103は、それぞれ、Derived DS1プライマリ出力及びDerived DS1セカンダリ出力に対応する。
【0118】
【発明の効果】
本発明の第1の構成によれば、品質レベルが高いクロックリファレンスをソースプライオリティリストに登録しておくことにより、常に品質レベルの高いアクティブリファレンスを選択することが可能となり、ネットワーク全体を常に高い品質レベルのクロックに同期させることが可能となる。
【0119】
また、アクティブリファレンスとして選択してはならないクロックリファレンスはソースプライオリティリストから削除することにより、ネットワーク内でのタイミングループの生成を避けることが可能となる。
【0120】
また、複数のクロックリファレンスをソースプライオリティリストに登録することにより、選択可能なクロックリファレンスの冗長を十分に取ることができ、アクティブリファレンスがホールドオーバークロック及び内部クロックに決定されてしまうことによりネットワーク全体が低い品質レベルのクロックで同期してしまうという現象を回避することが可能となる。
【0121】
本発明の第2の構成によれば、品質レベルの高いクロックリファレンスが常にアクティブリファレンスとして選択されタイミング供給用出力として出力されるように制御することが可能となる。
【0122】
また、タイミング供給用のアクティブリファレンスをフレキシブルに設定できるようになる。このため、タイミング供給用出力としてのクロックリファレンスの冗長を十分に取ることができ、タイミング供給用出力としてAISがすぐに送出されてしまうという事態を回避することが可能となる。
【0123】
更に、タイミング供給用のアクティブリファレンスのプライマリ側とセカンダリ側の両方において、最も品質レベルの高い同じクロックを常に送出するということができるようになる。
【0124】
本発明の第3の構成によれば、強制切替えの実行時においても、クロックリファレンスが抽出できずにサービスダウンが引き起こされてしまうという事態を回避することが可能となる。
【0125】
本発明の第4の構成によれば、手動切替えの指定時においても、常に最も品質レベルの高いクロックリファレンスを抽出することができるようになり、ネットワーク全体が低い品質レベルのクロックリファレンスに同期してしまう事態を回避することが可能となる。
【0126】
更に、前述したソースプライオリティリストを利用したアクティブリファレンスの選択方式と、前述した強制切替え用の第1のコマンドを使用した方式と、前述した手動切替え用の第2のコマンドを使用した方式とが併用されることによって、アクティブリファレンスの意図的な切り替えを柔軟に実現することができ、メンテナンス等の特殊なネットワーク運用条件に柔軟に対応することが可能となる。
【0127】
本発明の第5の構成によれば、より柔軟なタイミング供給用出力の設定が可能となる。
本発明の第6の構成によれば、切り替えが多発して伝送装置のCPUの処理負担が増加してしまうという事態を回避することが可能となる。
【0128】
本発明の第7の構成によれば、ソースプライオリティリストに対するクロックリファレンスの挿入/削除を、少ない操作で効率的に実行することが可能となる。
【0129】
本発明の第8の構成によれば、最悪でも、伝送装置を動作させるためのアクティブリファレンスとして最小限の品質レベルのクロックリファレンスを選択することができるため、クロックリファレンスが抽出できないことによるサービスダウンの発生を回避することが可能となる。
【0130】
本発明の第9の構成によれば、全ての外部クロックリファレンスが選択できなくなってしまった場合であっても、伝送装置を動作させるためのアクティブリファレンスとして最小限の品質レベルの内部クロックを選択することができるため、サービスダウンの発生を回避することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるソースプライオリティリストの構成図(その1)である。
【図2】ソースプライオリティリストの参照動作を示す動作フローチャートである。
【図3】本発明の実施の形態におけるソースプライオリティリストの構成図(その2)である。
【図4】本発明の実施の形態におけるソースプライオリティリストの構成図(その3)である。
【図5】本発明の実施の形態の動作説明図(その1)である。
【図6】本発明の実施の形態におけるソースプライオリティリストの構成図(その4)である。
【図7】本発明の実施の形態におけるソースプライオリティリストの構成図(その5)である。
【図8】本発明の実施の形態の動作説明図(その2)である。
【図9】本発明の実施の形態におけるソースプライオリティリストの構成図(その6)である。
【図10】本発明の実施例のハードウエア構成図(その1)である。
【図11】本発明の実施例のハードウエア構成図(その2)である。
【図12】同期伝送ネットワークの構成図である。
【図13】DS1データフォーマットを示す図である。
【図14】DS1フレームビットのデータフォーマットを示す図である。
【図15】SONETにおけるオーバーヘッドのデータフォーマットを示す図である。
【図16】品質レベルの内容を示す図である。
【図17】アクティブリファレンスの説明図(その1)である。
【図18】アクティブリファレンスの説明図(その2)である。
【図19】クロックリファレンスの説明図である。
【図20】従来技術の説明図である。
Claims (1)
- ネットワークの同期を確立するために該ネットワークを構成する伝送装置内に設けられ、該伝送装置で受信される複数のクロックリファレンスの中から、該各クロックリファレンスに対応して受信される各シンクロナイゼーションメッセージによって通知される該各クロックリファレンスの品質レベルに基づいて、1つのクロックリファレンスを、該伝送装置自身の動作を制御するためのアクティブリファレンス又は該伝送装置に接続される外部装置に対するタイミング供給用のアクティブリファレンスとして選択する装置であって、
前記アクティブリファレンスとして選択可能であってそれぞれ前記品質レベルを有する前記各クロックリファレンスと、該各クロックリファレンスを選択するための優先順位とが登録されたソースプライオリティリストを記憶するリスト記憶手段と、
該ソースプライオリティリストを参照し、前記ソースプライオリティリストに登録されているクロックリファレンスの中で最も品質レベルの高いクロックリファレンスを前記アクティブリファレンスとして選択し、前記ソースプライオリティリストに同一の品質レベルを有するクロックリファレンスが複数登録されている場合には、該複数のクロックリファレンスの中でそれぞれに対応する前記優先順位が最も高いクロックリファレンスを選択し、現在前記アクティブリファレンスとして選択しているクロックリファレンスの品質レベルより高い品質レベルを有するクロックリファレンスが受信されたときに、それが前記ソースプライオリティリストへ登録されている場合に、該受信されたクロックリファレンスをアクティブリファレンスとして選択するアクティブリファレンス制御手段と、
を含み、
前記アクティブリファレンス制御手段は、前記ソースプライオリティリストに基づいてアクティブリファレンスを選択する動作と択一的に、前記アクティブリファレンスが一度あるクロックリファレンスに切り替えられた以後は他のクロックリファレンスへ切り替えられることを許す切替えコマンドに基づいて、それにより指定されるクロックリファレンスを前記アクティブリファレンスとして選択し、その場合に、障害状態以外の状態にあるクロックリファレンスのみを前記アクティブリファレンスとして選択し、前記切替え後のクロックリファレンスが障害状態となった場合に、前記切替え前に選択されていたクロックリファレンスを前記アクティブリファレンスとして選択し直し、前記切替え後のアクティブリファレンスの品質レベルが他のクロックリファレンスの品質レベルよりも低くなった場合に、該他のクロックリファレンスの中で最も品質レベルが高いクロックリファレンスを前記アクティブリファレンスとして選択し直す、
ことを特徴とするシンクロナイゼーションメッセージによるアクティブリファレンスの切替え装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28649896A JP3791983B2 (ja) | 1996-10-29 | 1996-10-29 | シンクロナイゼーションメッセージによるアクティブリファレンスの切替え装置 |
US08/824,900 US6014414A (en) | 1996-10-29 | 1997-03-26 | Synchronization-message-based active reference switching unit |
CN97113175.9A CN1084562C (zh) | 1996-10-29 | 1997-05-30 | 实际基准切换单元和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28649896A JP3791983B2 (ja) | 1996-10-29 | 1996-10-29 | シンクロナイゼーションメッセージによるアクティブリファレンスの切替え装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10136000A JPH10136000A (ja) | 1998-05-22 |
JP3791983B2 true JP3791983B2 (ja) | 2006-06-28 |
Family
ID=17705187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28649896A Expired - Lifetime JP3791983B2 (ja) | 1996-10-29 | 1996-10-29 | シンクロナイゼーションメッセージによるアクティブリファレンスの切替え装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6014414A (ja) |
JP (1) | JP3791983B2 (ja) |
CN (1) | CN1084562C (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI103307B (fi) | 1997-02-11 | 1999-05-31 | Nokia Telecommunications Oy | Tietoliikenneverkon synkronointi |
US6574245B1 (en) * | 1997-12-26 | 2003-06-03 | Lucent Technologies Inc. | Enhanced synchronization status messaging |
JP3052922B2 (ja) * | 1998-02-18 | 2000-06-19 | 日本電気株式会社 | 通信端局装置及びその動作クロック選定方法並びにその制御プログラムを記録した記録媒体 |
US6185247B1 (en) * | 1998-02-27 | 2001-02-06 | Nortel Networks Limited | Method of reducing synchronization rearrangements in synchronous transmission systems |
US6618358B2 (en) * | 1998-09-24 | 2003-09-09 | Cisco Technology, Inc. | Method and apparatus for switching a clock source from among multiple T1/E1 lines with user defined priority |
US6606362B1 (en) * | 1999-06-29 | 2003-08-12 | Nortel Networks Limited | Synchronization in a telecommunications network |
WO2001028144A1 (fr) * | 1999-10-15 | 2001-04-19 | Fujitsu Limited | Dispositif et procede de synchronisation |
KR100602626B1 (ko) | 1999-10-18 | 2006-07-19 | 삼성전자주식회사 | 교환시스템의 망 동기 클럭신호 선택장치 |
US6742048B1 (en) | 2000-07-10 | 2004-05-25 | Advanced Micro Devices, Inc. | Multilevel network for distributing trusted time and delegating levels of trust regarding timekeeping |
US6708281B1 (en) * | 2000-07-10 | 2004-03-16 | Advanced Micro Devices, Inc. | Methods for providing estimates of the current time in a computer system including a local time source having one of several possible levels of trust with regard to timekeeping |
US7028204B2 (en) * | 2000-09-06 | 2006-04-11 | Schneider Automation Inc. | Method and apparatus for ethernet prioritized device clock synchronization |
US6822975B1 (en) | 2000-09-08 | 2004-11-23 | Lucent Technologies | Circuitry for mixed-rate optical communication networks |
US6792005B1 (en) * | 2000-09-08 | 2004-09-14 | Lucent Technologies Inc. | Timing circuitry for muxing/demuxing of optical communication signals |
US7881413B2 (en) * | 2001-03-02 | 2011-02-01 | Adc Telecommunications, Inc. | Digital PLL with conditional holdover |
KR20030049651A (ko) * | 2001-12-17 | 2003-06-25 | 엘지전자 주식회사 | 교환 시스템에서의 망동기 자동 선택 방법 |
US7200143B2 (en) * | 2002-01-15 | 2007-04-03 | Winbond Electronics Corp. | Intergrated services digital network private branch exchange capable of choosing synchronization clock source automatically |
US7318499B2 (en) * | 2004-02-20 | 2008-01-15 | Honeywell International, Inc. | Noise suppression structure and method of making the same |
US20050261387A1 (en) * | 2004-05-20 | 2005-11-24 | Stevenson James F | Noise suppression structure manufacturing method |
JP4537133B2 (ja) * | 2004-07-09 | 2010-09-01 | キヤノン株式会社 | プリンタ及び制御方法及びプログラム並びに記憶媒体 |
US8254355B2 (en) * | 2008-09-17 | 2012-08-28 | Airhop Communications, Inc. | Method and apparatus for utilizing a second receiver to establish time and frequency |
FR2946787A1 (fr) * | 2009-06-16 | 2010-12-17 | St Microelectronics Rousset | Procede de detection d'une attaque par injection de faute d'un dispositif de memoire, et dispositif de memoire correspondant |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2653278B1 (fr) * | 1989-10-17 | 1995-07-21 | Cit Alcatel | Horloge synchronisee. |
US5136617A (en) * | 1990-12-03 | 1992-08-04 | At&T Bell Laboratories | Switching technique for attaining synchronization |
FI95977C (fi) * | 1994-02-25 | 1996-04-10 | Nokia Telecommunications Oy | Verkkojärjestely |
-
1996
- 1996-10-29 JP JP28649896A patent/JP3791983B2/ja not_active Expired - Lifetime
-
1997
- 1997-03-26 US US08/824,900 patent/US6014414A/en not_active Expired - Lifetime
- 1997-05-30 CN CN97113175.9A patent/CN1084562C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10136000A (ja) | 1998-05-22 |
US6014414A (en) | 2000-01-11 |
CN1084562C (zh) | 2002-05-08 |
CN1181669A (zh) | 1998-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3791983B2 (ja) | シンクロナイゼーションメッセージによるアクティブリファレンスの切替え装置 | |
JP4058067B2 (ja) | 通信システム | |
US6173023B1 (en) | Synchronization equipment | |
JP3460118B2 (ja) | 同期網システムのクロック管理方法及び伝送装置 | |
US6606362B1 (en) | Synchronization in a telecommunications network | |
JP3478555B2 (ja) | 加入者系ディジタル伝送装置 | |
US20040015770A1 (en) | Path error monitoring method and apparatus thereof | |
JP2002101064A (ja) | 回線再配置方法およびそのための回路 | |
JP4651646B2 (ja) | マスタ通信装置および従属通信装置 | |
EP0748548A1 (en) | Hierarchical synchronization method | |
EP0746914A1 (en) | Hierarchical synchronization method | |
JP3420898B2 (ja) | シンクロナイゼーションメッセージ受信処理装置 | |
JP4181867B2 (ja) | 同期網確立方法及びその装置 | |
JP3331451B2 (ja) | ディジタル信号伝送装置 | |
JP4679090B2 (ja) | 送端切替方法およびセット予備端局装置 | |
JPH08223130A (ja) | 無瞬断切替方式 | |
JP3542267B2 (ja) | クロック誤切り替え防止伝送装置およびクロック切り替え方法 | |
JP3492558B2 (ja) | リング型ネットワークシステム | |
EP0910189A2 (en) | Network synchronization for SDH/SONET | |
JP3842534B2 (ja) | 伝送装置 | |
US20020175721A1 (en) | Frame synchronism detection circuit | |
JP4187480B2 (ja) | クロック同期切替装置 | |
JP2006166286A (ja) | リング型ネットワークシステム及びリング型ネットワーク用ノード | |
JP3199031B2 (ja) | 網同期装置および網同期通信システム | |
JP3450222B2 (ja) | リングネットワークにおけるクロック切替方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060404 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |