JP2009017071A

JP2009017071A - 従属同期クロック信号生成装置

Info

Publication number: JP2009017071A
Application number: JP2007174788A
Authority: JP
Inventors: Koichi Kitano; 幸一北野
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 2007-07-03
Filing date: 2007-07-03
Publication date: 2009-01-22
Anticipated expiration: 2027-07-03
Also published as: JP4908334B2

Abstract

【課題】従属同期クロック信号生成装置に関し、従属同期用クロック信号の系切替え時に瞬断なくクロック信号を供給し、擾乱の無い装置供給用クロック信号を供給する。
【解決手段】外部から２系統の従属同期クロック信号を入力し、該従属同期クロック信号の１周期分の信号の開始部分を検出してハイレベル信号を出力し、該従属同期クロック信号の１周期未満のタイミングでローレベル信号を出力する２系統のクロック信号生成部（＃０）１−１，（＃１）１−２と、該クロック信号生成部から出力される信号の論理和信号をクロック信号としてＰＬＯ部６−７出力する論理和信号出力部１−３を備える。クロック信号生成部は、内部自走クロック源１−４のクロックをカウントして従属同期クロック信号の１周期未満のタイミングでローレベル信号をフリップフロップ回路１−１２，１−２２のリセット端子に入力して強制的にローレベル信号を出力させる。
【選択図】図１

Description

本発明は、従属同期クロック信号生成装置に関し、特に、従属同期方式の伝送装置等において、二重化構成のクロック信号生成部から出力されるクロック信号の切り替えの際に、瞬断を伴うことなく切り替えることができる従属同期クロック信号生成装置に関する。

図６に従来の従属同期クロック信号生成装置の構成を示す。同図において、６−１０，６−１１は外部から入力される二重化された従属同期用クロック信号（＃０），（＃１）、６−１，６−２は二重化されたクロック信号入力部（＃０），（＃１）、６−３，６−４は二重化されたクロック信号断検出部（＃０），（＃１）、６−５はクロック切替制御部、６−６はクロック選択部、６−７はＰＬＯ（Phase Locked Oscillators）部、６−１２は出力される装置供給用クロック信号である。ここで、二重化構成の一方の系に「＃０」、他方の系に「＃１」の符号を付して記載している。

従属同期クロック信号生成装置は、外部から入力される２系統の従属同期用クロック信号６−１０，６−１１から、クロック信号入力部（＃０）６−１，（＃１）６−２及びクロック選択部６−６を介して、一方の従属同期用クロック信号を抽出し、その従属同期用クロック信号をＰＬＯ部６−７に供給する。

クロック信号断検出部（＃０）６−３，（＃１）６−４は、クロック信号入力部（＃０）６−１，（＃１）６−２から出力されるクロック信号の断状態を検出し、該検出情報に基づくクロック切替制御部６−５のクロック切替論理に従ってクロック選択部６−６を制御し、正常な従属同期用クロック信号をＰＬＯ部６−７に供給する。

本発明に関連する二重化した従属同期クロック生成装置の先行技術文献として、現用系のクロック生成部で作成した装置内基準パルスに、予備系のクロック生成部で生成するパルスを従属同期させ、系の切り替え時や従属先クロックの切り替え時にデータエラーや各種アラームの発生を防ぐ従属同期方式が下記の特許文献１に記載されている。
特開平３−２７２２３４号公報

クロック信号断検出部（＃０）６−３，（＃１）６−４は、クロック信号入力部（＃０）６−１，（＃１）６−２のクロック信号の断状態を検出するまでに、或る一定の時間を必要とするため、従来の装置ではその間、クロック信号の系切り替えが行われず、ＰＬＯ部６−７に供給されるクロック信号に瞬断が発生し、それによってＰＬＯ部６−７で同期が外れ、装置供給用クロック信号６−１２に擾乱が発生し、伝送装置等において信号エラー等が発生する問題があった。本発明は、従属同期用クロック信号の系切り替え時に、ＰＬＯ部６−７等へ瞬断なくクロック信号を供給し、ＰＬＯ部６−７等から擾乱の無い装置供給用クロック信号６−１２が供給されるようにすることを第１の目的とする。

また、２系統の従属同期用クロック信号の切り替え時に瞬断することなく、一方の従属同期用クロック信号を選択して供給するとともに、非選択側の従属同期用クロック信号が選択側の従属同期用クロック信号と位相同期していない場合、及び異常波形となった場合に、選択側の従属同期用クロック信号に悪影響を与えることなく、擾乱の無いクロック信号を出力することを第２の目的とする。

本発明の従属同期クロック信号生成装置は、外部から２系統の従属同期クロック信号を入力し、各従属同期クロック信号に対して、該従属同期クロック信号の１周期分の信号の開始部分を検出して論理“１”（ハイレベル）の信号を出力し、該従属同期クロック信号の１周期未満のタイミングで論理“０”（ローレベル）の信号を出力する２系統のクロック信号生成手段と、前記２系統のクロック信号生成手段から出力される信号の論理和信号をクロック信号として出力する論理和信号出力手段と、を備えたことを第１の特徴とする。

また、外部から入力される前記２系統の各従属同期クロック信号に対して、該従属同期クロック信号の１周期分の信号の開始部分を検出して論理“１”（ハイレベル）の信号を出力し、該従属同期クロック信号の１周期未満のタイミングで論理“０”（ローレベル）の信号を出力する２系統の他系マスクタイマーと、前記２系統の従属同期クロック信号のうちの一方の従属同期クロック信号をマスクせず、他方の従属同期クロック信号を、前記マスクしない側の系統の他系マスクタイマーから論理“１”（ハイレベル）の信号が出力されている区間でマスクするクロックマスク信号を出力する切替制御手段と、前記切替制御手段から出力されるクロックマスク信号を入力し、該クロックマスク信号に従って、前記外部から入力される２系統の従属同期クロック信号をマスクした被マスククロック信号を、前記２系統のクロック信号生成手段に出力する２系統のクロックマスク手段と、を備えたことを第２の特徴とする。

また、前記外部から入力される２系統の各従属同期クロック信号の断状態を検出する２系統のクロック信号断検出手段を備え、前記切替制御手段は、前記２系統のクロック信号断検出手段から入力される検出結果に基づいて、前記２系統の従属同期クロック信号の何れか一方が断状態である場合、断状態でない系統の従属同期クロック信号をマスクせず、断状態の系統の従属同期クロック信号を常時マスクするクロックマスク信号を出力することを第３の特徴とする。

本発明によれば、外部から入力される２系統の従属同期クロック信号の一方が断状態となったとき、該従属同期クロック信号をＰＬＯ部等へ無瞬断で供給することが可能となり、装置供給用クロック信号に擾乱が発生することなく、信号エラー等の発生を防ぐことができる。

また、本発明によれば、非選択側の従属同期用クロック信号が選択側の従属同期用クロック信号と位相同期していない場合や異常波形となった場合にも、非選択側の従属同期用クロック信号の影響を受けることなく、かつ位相同期が保証されている従属同期用クロック信号が２系統入力されている場合は、ＰＬＯ部等へのクロック信号を無瞬断で供給することが可能となる。

図１は本発明の従属同期クロック信号生成装置の構成を示す。同図において、１−１，１−２は二重化されたクロック信号生成部（＃０），（＃１）、１−１１，１―２１はそれぞれクロック信号生成部（＃０）１−１，（＃１）１−２内のカウンタ、１−１２，１―２２はそれぞれクロック信号生成部（＃０）１−１，（＃１）１−２内のフリップフロップ回路部、１−３は論理和信号出力部、１−４は内部自走クロック源である。その他の構成要素は図６に示した構成要素と同一であり、図６で説明した構成要素に図６で付した符号と同一の符号を付している。

内部自走クロック源１−４は、従属同期用クロック信号６−１０，６−１１の周波数よりも十分早い周波数のクロック源である。クロック信号生成部（＃０）１−１，（＃１）１−２のカウンタ１−１１，１−２１は、クロック信号入力部（＃０）６−１，（＃１）６−２から出力されるクロックパルスの立ち上がりを検出したとき、ハイレベルの信号を出力するとともに内部自走クロック源１−４のクロックのカウントを開始し、従属同期用クロック信号の半周期程度のタイミングまで該クロックをカウントした後にローレベルの信号を出力する。なお、以下ではハイレベルの信号を論理“１”の信号、ローレベルの信号を論理“０”の信号として正論理回路の構成で説明するが、負論理の回路構成とすることも可能であり、その場合は、ハイレベルとローレベルとが逆になる。

各フリップフロップ回路部１−１２，１−２２は、クロック信号入力部（＃０）６−１，（＃１）６−２から出力されるクロックパルスをセット端子（Ｓ）に入力し、その立ち上がりでセットされ、出力端子（Ｑ）からハイレベルの信号を出力し、カウンタ１−１１，１―２１から出力される信号をリセット端子（Ｒ）に入力し、そのローレベルの信号が入力されたときにリセットされ、出力端子（Ｑ）からローレベルの信号を出力する。

これにより、各フリップフロップ回路部１−１２，１−２２から、それぞれ従属同期用クロック信号の立ち上がりに同期してハイレベルとなり、該クロック信号の半周期程度のタイミングで必ずローレベルに落ちるパルスが再生成クロック信号として出力される。そして、各フリップフロップ回路部１−１２，１−２２から出力される再生成クロック信号をそれぞれ論理和信号出力部１−３に入力し、論理和信号出力部１−３は、各フリップフロップ回路部１−１２，１−２２からの再生成クロック信号の論理和信号をＰＬＯ部６−７に供給する。

従属同期用クロック信号６−１０，６−１１の何れか一方の入力が途絶した場合の動作例として、ここでは、従属同期用クロック信号６−１０の入力が途絶えた場合について説明する。従属同期用クロック信号６−１０の入力が途絶えると、クロック信号生成部（＃０）１−１のフリップフロップ回路部１−１２のセット端子（Ｓ）にクロックパルスの立ち上がりが入力されなくなるため、フリップフロップ回路部１−１２の出力（Ｑ）はローレベルに固定されたままとなる。

一方、正常な従属同期用クロック信号６−１１が入力されるクロック信号生成部１−２のフリップフロップ回路部１−２２からは、従属同期用クロック信号６−１１に同期した再生成クロック信号が出力され、フリップフロップ回路部１−１２，１−２２の出力信号を論理和信号出力部１−３で論理和演算して合成出力することにより、ＰＬＯ部６−７にクロック信号を無瞬断で供給することが可能となる。

図２は図１の各回路部の信号波形を示した図である。同図において（ａ）は内部自走クロック源１−４のクロック、（ｂ），（ｃ）はそれぞれクロック信号生成部（＃０）１−１，（＃１）１−２の入力波形、（ｄ），（ｅ）はカウンタ（＃０）１−１１，（＃１）１−２１の出力波形、（ｆ），（ｇ）はクロック信号生成部（＃０）１−１，（＃１）１−２の出力波形、（ｈ）は波形（ｆ），（ｇ）の信号の論理和出力波形である。

同図（ｄ），（ｅ）に示すように、カウンタ（＃０）１−１１，（＃１）１−２１は、クロック信号入力（＃０），（＃１）の立ち上がりを検出した後に、内部自走クロック源１−４のクロックのカウントを開始し、該カウント値が従属同期用クロック信号の半周期程度のタイミングに相当する値に達したときに、フリップフロップ回路部１−１２，１−２２をリセットするパルス信号を出力する。

ここで、（Ａ）に示すようにクロック信号入力（＃０）がハイレベルとなったまま入力が途絶えたとすると、その後、フリップフロップ回路部（＃０）１−１２のセット端子（Ｓ）には、クロック信号入力（＃０）の立ち上がりが入力されないため、クロック信号生成部（＃０）１−１から出力される再生成クロック信号は、同図（Ｂ）に示すようにローレベルのままとなる。

クロック信号生成部（＃０）１−１，（＃１）１−２の出力波形（ｆ），（ｇ）を論理和合成することにより、クロック信号入力（＃０）が断状態となっても、クロック信号入力（＃１）を元に再生成される再生成クロックパルスが論理和信号出力部１−３から出力されるため、同図（Ｃ）に示すように、ＰＬＯ部６−７に瞬断のないクロック信号を供給することが可能となる。

即ち、クロック信号生成部（＃０）１−１，（＃１）１−２の出力波形（ｆ），（ｇ）を、切り替えスイッチで選択して切り替えることなく、論理和合成することにより、瞬断のないクロック信号の供給が可能となる。但し、図２の（Ａ）に示すように、クロック信号入力がハイレベルのまま途絶えてしまった場合、そのまま論理和合成すると、論理和信号出力部１−３からハイレベルが永続的に出力されてしまう。

そのため、カウンタ（＃０）１−１１，（＃１）１−２１及びフリップフロップ回路部（＃０）１−１２，（＃１）１−２２を用いてクロック信号生成部を構成し、クロック信号入力に同期して立ち上がり、所定の時間（カウンタでカウントした半周期程度時間）経過後に必ずローレベルとなるクロック信号を再生成し、該再生成クロック信号を論理和合成することで、上記の問題を防いでいる。

なお、上記の説明で、カウンタ１−１１，１−２１は、内部自走クロック源１−４のクロックのカウントにより、従属同期用クロック信号の半周期程度のタイミングでフリップフロップ回路部（＃０）１−１２，（＃１）１−２２のリセット用の信号を出力する構成としたが、通常、ＰＬＯは入力の立ち上がり波形を使用しているものが多く、その場合、必ずしも半周期程度のタイミングである必要は無く、従属同期用クロック信号の１周期未満のタイミングでリセット用の信号を出力すればよい。

次に本発明を更に改良した実施形態について説明する。前述したようにクロック信号生成部（＃０）１−１，（＃１）１−２の出力波形（ｆ），（ｇ）を論理和合成してクロック信号出力する構成とした場合、非選択側の従属同期用クロック信号が、選択側の従属同期用クロック信号と位相がずれて同期していない場合や、異常波形となった場合に、論理和合成後のクロック信号に擾乱が発生してしまう。

そこで、選択側の従属同期用クロック信号の立ち上がりから若干送れたタイミングから、次周期の従属同期用クロック信号の立ち上がりの直前のタイミングまで、非選択側の従属同期用クロック信号の入力をマスクすることにより、非選択側の従属同期クロック信号からの影響を回避して論理和合成を行い、擾乱及び瞬断の無いクロック信号の供給が可能となる。

ここで、選択側の従属同期用クロック信号の立ち上がりから若干送れたタイミングから、次周期の従属同期用クロック信号の立ち上がりの直前のタイミングまで、非選択側の従属同期用クロック信号の入力をマスクするのは、非選択側の同期した従属同期用クロック信号の立ち上がり部分はマスクせずに、クロック信号生成部（＃０）１−１，（＃１）１−２に入力することにより、選択側の従属同期用クロック信号が断状態となっても、論理和合成により、直ちに非選択側のクロック信号が供給されるようにするためである。

図３に上述した本発明の改良型実施形態の構成を示す。同図において、３−１，３−２はクロックマスク部（＃０），（＃１）、３−３，３−４は他系マスクタイマー（＃０），（＃１）、３−５は切替制御部、６−３，６−４はクロック信号断検出部（＃０），（＃１）である。その他の構成要素は、図１又は図６に示した構成要素と同一であり、同一の構成要素に同一の符号を付している。

他系マスクタイマー（＃０）３−３は、クロック信号入力部（＃０）６−１からのクロック信号の立ち上がりを検出した後、内部自走クロック源１−４のクロックをカウントし、従属同期用クロック信号の１クロック周期より僅かに短い時間分のマスクタイミング信号を生成する。他系マスクタイマー（＃１）３−４も同様に、クロック信号入力部（＃１）６−２からのクロック信号の立ち上がりを検出した後、内部自走クロック源１−４のクロックをカウントし、従属同期用クロック信号の１クロック周期より僅かに短い時間分のマスクタイミング信号を生成する。

クロック信号断検出部（＃０）６−３，（＃１）６−４は、それぞれクロック信号入力部（＃０）６−１，（＃１）６−２から出力されるクロック信号の断状態を検出し、その検出結果を切替制御部３−５に出力する。

切替制御部３−５は、他系マスクタイマー（＃０）３−３，（＃１）３−４及びクロック信号入力断検出部（＃０）６−３，（＃１）６−４の出力信号を基に、クロックマスク信号（＃０），（＃１）を生成する。クロックマスク部（＃０）３−１，（＃１）３−２は、それぞれ切替制御部３−５からのクロックマスク信号（＃０），（＃１）により、非選択側の従属同期用クロック信号のマスク処理を行い、非選択側の従属同期用クロック信号の異常波形が、クロック信号生成部（＃０）１−１，（＃１）１−２に伝播されないようにする。

図４に図３の各回路部の信号波形を示す。（ａ）は内部自走クロック源１−４のクロック、（ｂ），（ｃ）はクロック信号入力部（＃０），（＃１）の出力波形、（ｄ），（ｅ）は他系マスクタイマー（＃０），（＃１）の出力波形、（ｆ），（ｇ）はクロックマスク信号（＃０），（＃１）の波形、（ｈ），（ｉ）はマスク処理後の従属同期用クロック信号（＃０），（＃１）の波形、（ｊ），（ｋ）はクロック信号生成部（＃０），（＃１）の出力波形、（ｌ）は（ｊ），（ｋ）の信号の論理和出力波形である。

ここで、（Ａ）に示すようにクロック信号入力部（＃１）からのクロック信号（ｃ）に異常が発生し、また、（Ｂ）に示すようにクロック信号入力部（＃０）からのクロック信号（ｂ）に出力断が発生したものとする。

他系マスクタイマー（＃０）３−３は、クロック信号入力部（＃０）からのクロック信号（ｂ）のパルスの立ち上がりを検出した後、ハイレベルの信号を出力し、自走クロック源のクロック（ａ）のカウントを開始し、該カウント値が次周期のクロック信号（ｂ）の立ち上がりの直前のタイミングに相当する値に達したときローレベルの信号を出力し、同図の（ｄ）に示す波形の信号を切替制御部３−５に出力する。

また、他系マスクタイマー（＃１）３−４も同様に、クロック信号入力部（＃１）からのクロック信号（ｃ）のパルスの立ち上がりを検出した後、ハイレベルの信号を出力し、自走クロック源のクロック（ａ）のカウントを開始し、該カウント値が次周期のクロック信号（ｃ）の立ち上がりの直前のタイミングに相当する値に達したときローレベルの信号を出力し、同図の（ｅ）に示す波形の信号を切替制御部３−５に出力する。

切替制御部３−５は、クロック信号断検出部（＃０）６−３，（＃１）６−４から入力されるクロック信号断の検出結果の情報を基に、内部に予め格納している出力論理表を参照して、各系のクロック信号に与えるクロックマスク信号及び選択するクロック信号を決定する。

図４に示す例の場合、最初、両系ともクロック信号断の発生がなく、クロック信号断に関して正常である旨の検出結果がクロック信号断検出部（＃０）６−３，（＃１）６−４から入力され、切替制御部３−５は該検出結果の情報を基に、同図の出力論理表を参照し、現在の選択状態がクロック信号（＃０）を選択している場合、クロック信号（＃０）に対しては同図（ｆ）に示すマスク無し（ローレベル）のクロックマスク信号（＃０）を出力し、クロック信号（＃１）に対しては、他系マスクタイマー（＃０）３−３から出力される信号（ｄ）を、クロックマスク信号（＃１）として出力する（同図（ｇ）参照）。

クロックマスク部（＃０）３−１は、切替制御部３−５から出力されるマスク無しのクロックマスク信号（＃０）（同図（ｆ）参照）により、クロック信号入力部（＃０）６−１から出力されるクロック信号（＃０）を、マスクすることなくそのままクロック信号生成部（＃０）１−１出力する（同図（ｈ）参照）。但し、クロック信号（＃０）の信号断の発生（Ｂ）前までである。

一方、クロックマスク部（＃１）３−２は、切替制御部３−５から出力されるクロックマスク信号（＃１）（同図（ｇ）参照）のハイレベル区間で、クロック信号入力部（＃１）６−２から出力されるクロック信号（＃１）を、１クロック周期の先頭部分（パルスの立ち上がり部分）を除いてマスクし、同図（ｉ）に示す被マスククロック信号（＃１）をクロック信号生成部（＃１）１−２に出力する。

クロック信号生成部（＃０）１−１は、前述したとおり、入力されたクロック信号（＃０）（同図（ｈ）参照）の立ち上がりを検出してハイレベルとなり、１クロックの半周期程度経過したタイミングでローレベルとなる信号を生成して出力する（同図（ｊ）参照）。

同様に、クロック信号生成部（＃１）１−２も、前述したとおり、入力されたクロック信号（＃１）（同図（ｉ）参照）の立ち上がりを検出してハイレベルとなり、１クロックの半周期程度経過したタイミングでローレベルとなる信号を生成して出力する（同図（ｋ）参照）。

クロック信号生成部（＃０）１−１，（＃１）１−２で生成されたクロック信号（同図(ｊ),（ｋ）参照）を論理和信号出力部１−３で論理和合成することにより、同図（ｌ）の区間（Ｃ）に示すように、非選択側のクロック信号（＃１）の波形異常の影響の無いクロック信号を供給することが可能となる。

次に、図４の（Ｂ）に示すようにクロック信号入力部（＃０）からのクロック信号（ｂ）が断状態になった場合、クロック信号断検出部（＃０）６−３は、クロック信号入力部（＃０）のクロック信号断を検出し、該検出結果を切替制御部３−５に出力する。切替制御部３−５は、出力論理表を参照し、クロック信号（＃０）が異常でクロック信号（＃１）が正常の場合のクロックマスク信号及び選択するクロック信号を決定して出力する。

この場合、クロック信号（＃０）を常時マスクするクロックマスク信号（＃０）（図（ｆ）参照）、及びクロック信号（＃１）をマスク無しとするクロックマスク信号（＃１）（図（ｇ）参照）を出力する。該クロックマスク信号（＃０）により、クロックマスク部（＃０）３−１は、クロック信号入力部（＃０）からのクロック信号（ｂ）をマスクし、同図の（ｈ）に示す被マスククロック信号（＃０）をクロック信号生成部（＃０）１−１に出力する。

一方、マスク無しのクロックマスク信号（＃１）により、クロックマスク部（＃１）３−２は、クロック信号入力部（＃１）からのクロック信号（ｃ）をマスクすることなく、同図の（ｉ）に示す被マスククロック信号（＃１）をクロック信号生成部（＃１）１−２に出力する。

クロック信号生成部（＃０）１−１は、クロック信号（＃０）の断発生（Ｂ）以降、クロック信号（＃０）（同図（ｈ）参照）の立ち上がりを検出することなく、従ってハイレベルとなることなく、ローレベルのままの信号を出力する（同図（ｊ）参照）。一方、クロック信号生成部（＃１）１−２は、入力されたクロック信号（＃１）（同図（ｉ）参照）の立ち上がりを検出してハイレベルとなり、１クロックの半周期程度経過したタイミングでローレベルとなる信号を生成して出力する（同図（ｋ）参照）。

クロック信号生成部（＃０）１−１，（＃１）１−２で生成されたクロック信号（同図(ｊ),（ｋ）参照）を論理和信号出力部１−３で論理和合成することにより、同図（ｌ）の区間（Ｄ）に示すように、クロック信号生成部（＃０）１−１で生成されたクロック信号（＃０）から、クロック信号生成部（＃１）１−２で生成されたクロック信号（＃１）へ、瞬断の無いクロック信号の切り替えを行うことが可能となる。

この構成により、非選択側の従属同期用クロック信号が、選択側の従属同期用クロック信号と位相同期が取れない場合や、異常波形となった場合にも、クロックマスク部３−１，３−２で非選択側の従属同期用クロック信号をマスクし、選択側の従属同期用クロック信号へ影響を無くすことが可能となる。

また、位相同期が保証されている２系統の従属同期用クロック信号が入力されている場合は、何れかの従属同期用クロック信号が入力断になった場合、入力断になったクロック信号生成部（＃０）１−１又は（＃１）１−２は、入力信号の立ち上がりが検出されなくなるため、ローレベルの信号を出力したままとなり、正常な従属同期用クロック信号が入力される側のクロック信号生成部（＃０）１−１又は（＃１）１−２のみからクロック信号が生成されるため、論理和信号出力部１−３でその論理和信号を出力することにより、ＰＬＯ部６−７に供給するクロック信号を瞬断の無いものにすることができる。

切替制御部３−５の機能として、図４に示した動作例について説明したが、切替制御部３−５の出力論理表には、図４の動作例以外の出力論理として、クロック信号(＃０)及び（＃１）がともに正常で、現在、クロック信号（＃１）を選択している場合は、クロック信号(＃０)に対するクロックマスク信号（＃０）として、他系マスクカウンタ（＃１）３−４の出力信号を送出し、クロック信号(＃１)に対してはマスク無しのクロックマスク信号(＃１)を出力する。

また、クロック信号（＃１）が断状態となり、クロック信号（＃０）が正常の場合は、クロック信号（＃０）に対してはマスク無しのクロックマスク信号（＃０）を出力し、クロック信号（＃１）に対しては常時マスクのクロックマスク信号（＃１）を出力する。

なお、切替制御部３−５の出力論理表として、クロック信号（＃０）又はクロック信号（＃１）の何れか一方が断状態のとき、断状態のクロック信号に対して常時マスクを行うクロックマスク信号をクロックマスク部（＃０）３−１，（＃１）３−２に出力する構成としたが、このように構成した場合、断状態となった系のクロックマスク部（＃０）３−１又は（＃１）３−２からは、常にローレベルの信号が出力されるため、必ずしもクロック信号生成部（＃０）１−１，（＃１）１−２を設ける必要が無く、クロックマスク部（＃０）３−１，（＃１）３−２の出力信号を直接論理和信号出力部１−３に入力する構成としても同等に作用する。

図３に示した実施形態のように、クロックマスク部（＃０）３−１，（＃１）３−２の出力信号を、クロック信号生成部（＃０）１−１，（＃１）１−２に入力する構成とした場合には、クロック信号（＃０）又はクロック信号（＃１）の何れか一方が断状態のとき、断状態のクロック信号に対して必ずしも常時マスクを行うクロックマスク信号をクロックマスク部（＃０）３−１，（＃１）３−２に出力しなくてもよく、この場合、両系に対してマスクを行わないクロックマスク信号を出力する構成としても良い。

図３に示した実施形態の構成では、クロック信号（＃０）又はクロック信号（＃１）の何れか一方が断状態となったとき、クロックマスク部（＃０）３−１，（＃１）３−２及びクロック信号生成部（＃０）１−１，（＃１）１−２の双方で、断状態のクロック信号をローレベルの信号として出力するため、論理和信号出力部１−３で論理和合成したときの悪影響を二重に回避する構成となり、より信頼性の高い従属同期クロック信号生成装置を実現することができる。なお、本発明の主旨を逸脱しない範囲で種々の構成上の変形が可能である。

図５は本発明を適用した実施例の構成を示す。同図において、５−１０，５−１１は第１の伝送装置５−１に配信される６４Ｋビット＋８Ｋビットのバイオレーションクロック信号、５−１２，５−１３は第２の伝送装置５−２に配信される６４Ｋビット＋８Ｋビットのバイオレーションクロック信号、５−３，５−４は本発明による従属同期クロック信号生成装置、５−５，５−６は装置供給用クロック信号、５−７，５−８は多重化装置、５−９は伝送路である。

同期クロック網から二重化された従属同期用クロック信号の６４Ｋビット＋８Ｋビットのバイオレーションクロック信号５−１０，５−１１及び５−１２，５−１３が入力される第１の伝送装置５−１及び第２の伝送装置５−２において、本発明による従属同期クロック信号生成装置５−３，５−４を適用することにより、二重化された従属同期用クロック信号の片系が断状態となっても、装置供給用クロック信号５−５，５−６に瞬断及び擾乱が発生せず、多重化装置５−７，５−８は伝送信号にクロック断の影響を与えることなく、多重化データ伝送が可能となる。

本発明の従属同期クロック信号生成装置の構成を示す図である。本発明の従属同期クロック信号生成装置の各回路部の信号波形を示す図である。本発明の改良型実施形態の構成を示す図である。本発明の改良型実施形態の各回路部の信号波形を示す図である。本発明を適用した実施例の構成を示す図である。従来の従属同期クロック信号生成装置の構成を示す図である。

符号の説明

１−１，１−２クロック信号生成部（＃０），（＃１）
１−１１，１―２１クロック信号生成部（＃０），（＃１）内のカウンタ
１−１２，１―２２クロック信号生成部（＃０），（＃１）内のフリップフリップ回路部
１−３論理和信号出力部
１−４内部自走クロック源
６−１０，６−１１従属同期用クロック信号（＃０），（＃１）
６−１，６−２クロック信号入力部（＃０），（＃１）
６−７ＰＬＯ（Phase Locked Oscillators）部
６−１２装置供給用クロック信号

Claims

外部から２系統の従属同期クロック信号を入力し、各従属同期クロック信号に対して、該従属同期クロック信号の１周期分の信号の開始部分を検出して論理“１”の信号を出力し、該従属同期クロック信号の１周期未満のタイミングで論理“０”の信号を出力する２系統のクロック信号生成手段と、
前記２系統のクロック信号生成手段から出力される信号の論理和信号をクロック信号として出力する論理和信号出力手段と、
を備えたことを特徴とする従属同期クロック信号生成装置。
外部から入力される前記２系統の各従属同期クロック信号に対して、該従属同期クロック信号の１周期分の信号の開始部分を検出して論理“１”の信号を出力し、該従属同期クロック信号の１周期未満のタイミングで論理“０”の信号を出力する２系統の他系マスクタイマーと、
前記２系統の従属同期クロック信号のうちの一方の従属同期クロック信号をマスクせず、他方の従属同期クロック信号を、前記マスクしない側の系統の他系マスクタイマーから論理“１”の信号が出力されている区間でマスクするクロックマスク信号を出力する切替制御手段と、
前記切替制御手段から出力されるクロックマスク信号を入力し、該クロックマスク信号に従って、前記外部から入力される２系統の従属同期クロック信号をマスクした被マスククロック信号を、前記２系統のクロック信号生成手段に出力する２系統のクロックマスク手段と、
を備えたことを特徴とする請求項１に記載の従属同期クロック信号生成装置。
前記外部から入力される２系統の各従属同期クロック信号の断状態を検出する２系統のクロック信号断検出手段を備え、
前記切替制御手段は、前記２系統のクロック信号断検出手段から入力される検出結果に基づいて、前記２系統の従属同期クロック信号の何れか一方が断状態である場合、断状態でない系統の従属同期クロック信号をマスクせず、断状態の系統の従属同期クロック信号を常時マスクするクロックマスク信号を出力することを特徴とする請求項２に記載の従属同期クロック信号生成装置。