JPH01304517A - クロックパルス停止同期化システム - Google Patents

クロックパルス停止同期化システム

Info

Publication number
JPH01304517A
JPH01304517A JP63134622A JP13462288A JPH01304517A JP H01304517 A JPH01304517 A JP H01304517A JP 63134622 A JP63134622 A JP 63134622A JP 13462288 A JP13462288 A JP 13462288A JP H01304517 A JPH01304517 A JP H01304517A
Authority
JP
Japan
Prior art keywords
clock pulse
stop
clock
flip
clock pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63134622A
Other languages
English (en)
Inventor
Tatsuro Hashiguchi
橋口 達郎
Shukichi Moriyama
修吉 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP63134622A priority Critical patent/JPH01304517A/ja
Publication of JPH01304517A publication Critical patent/JPH01304517A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 逸皿欠1 本発明はクロックパルス停止同期化システムに関し、特
に複数の情報処理装置のクロックパルス停止同期化シス
テムに関する。
A來弦韮 一般にクロックパルスに同期して動作をする情報処理装
置等では、エラー、アドレスマツチ、オーバーフロー等
によりクロックパルスを停止させることが可能であり、
この機能は障害、デバッグ等に用いられている。そして
、クロックパルスを停止した後、スキャンパス等により
装置内部の状態を観測することもできる。
また、複数の情報処理装置を同期して動作させている場
合において、クロックパルスを停止させるときにはそれ
ら情報処理装置を同期して停止させる必要があった。そ
の従来のクロックパルス停止同期化システムには2種類
のものがあった。その2つの従来例について第3図〜第
6図を用いて説明する。
第3図は従来のクロックパルス停止同期化システムの第
1例の構成を示す系統図である0図において従来の第1
例のクロックパルス停止同期化システムは、クロックパ
ルス発生装置1と、2つの情報処理装置2及び3とを含
んで構成されている。
クロックパルス発生装置1は、発振器10と、情報処理
装置2及び3の夫々にクロックパルスを分配して供給す
るためのドライバ12及び13と、クロックパルスの供
給を停止するための停止(許可)信号を発生するフリッ
プフロッグ16と、フリップフロッグ16に20ツクパ
ルスを供給するためのドライバ14とを含んで構成され
ている。
情報処理装置2及び3は、夫々クロックパルスに同期し
て動作するフリップフロップ(F/F)群23及び33
と、クロックパルス発生装置1から供給されるクロック
パルス101及び102をこれらフリップフロップ群へ
分配して供給するためのドライバ群21及び31と、障
害発生等の装置の停止条件を検出するためのフリップフ
ロップ24及び34とを含んで構成されている。
また、情報処理装置2はオア回11826を有しており
、このオア回路26にはフリップフロップ24及び34
の出力が入力されている。
かかる構成からなる従来のクロックパルス停止同期化シ
ステムの動作を第4図を用いて説明する。
第4図は第3図のクロックパルス停止同期化システムの
各部の動作を示すタイムチャートである。
図においては、クロックパルス101 、102の送信
側と、フリップフロップ24の出力と、オア回路26の
出力203の送信側と、オア回路26の出力203の受
信側と、フリップフロッグ16の出力104と、クロッ
クパルス101の受信側と、クロックパルス102の受
信((vlとの夫々の波形が示されている。
時刻t1において障害等が発生するとフリップフロップ
24がオン状態になり、オア回路26の出力203(送
信側)がオン状態になる。この出力2゜3は、装置間距
離のために信号の伝搬遅延が加わり、遅れてフリップフ
ロップ16の入力に到達する(■)。これによりフリッ
プフロップ16がオン状態となり、停止(許可)信号1
04がオフ状態になる(■)。この停止信号104によ
りドライバ12及び13がオフ状態となり、クロックパ
ルス101及び102の送出が抑止される(■)。クロ
ックパルス101及び102の送出はすぐに抑止される
が、やはり信号の伝搬遅延が加わり、情報処理装置2及
び3ではΔtだけ遅れて時刻t2でクロックパルスか停
止することになる(■)。
この第1例の場合、障害等が発生し、オア回路26の出
力203をクロックパルス発生装置1へ送る際の信号の
伝m遅延及びクロックパルスの送出を抑止してから情報
処理装置2及び3内のクロックパルスが停止するまでの
時間が多くかかるという欠点があった。この遅延時間の
ため障害等が発生してから実際にクロックパルスが停止
するまでに多くのクロックパルスが送出されてしまうと
いう欠点があった。
なお、この遅延時間はクロックパルス発生装置と情報処
理装置との信号線の距離が長いほど大きくなる。
また、第5図は従来のクロックパルス停止同期化システ
ムの第2例の構成を示す系統図である。
図において従来の第2例のクロックパルス停止同期化シ
ステムは、クロックパルス発生装置1と、2つの情報処
理装置2及び3とを含んで構成されている。
クロックパルス発生装置1は、発振器10と、情報処理
装置2及び3の夫々にクロックパルスを分配して供給す
るためのドライバ12及び13とを含んで構成されてい
る。
情報処理装置2及び3は、夫々クロックパルスに同期し
て動作するフリップフロップ(F/F)群23及び33
と、クロックパルス発生装置1から供給されるクロック
パルス101及び102をこれらフリップフロ71群へ
分配して供給するためのドライバ群21及び31と、障
害発生等の装置の停止条件を検出するだめのフリップフ
ロップ24及び34と、クロックパルスの入力を抑止す
るための停止(許可)信号250及び350を送出する
フリップフロッグ25及び35と、フリップフロップ2
5及び35にクロックパルスを供給するためのドライバ
22及び32とを含んで構成されている。
フリップフロッグ25及び35にはクロックパルスの抑
止が正しいタイミングで行われるように逆極性のクロッ
クパルスが入力されている。
また、情報処理装置2はオア回路26を有しており、こ
のオア回路26にはフリップフロッグ24及び34の出
力が入力されている。
かかる構成からなる従来のクロックパルス停止同期化シ
ステムの動作を第6図を用いて説明する。
第6図は第5図のクロックパルス停止同期化システムの
各部の動作を示すタイムチャートである。
図においては、フリップフロッグ24の出力と、オア回
路26の出力203の送信側と、クロックパルス210
と、フリップフロップ25の入力と、フリップフロップ
25の出力250と、クロックパルス310と、フリッ
プフロップ35の入力と、フリップフロップ35の出力
350との夫々の波形が示されている。
障害その池の停止条件の成立に応答してフリップフロッ
プ24の出力がオン状態になると、オア回路26の出力
203(送信側)がオン状態になる(■)。この出力2
03は、装置間距雅のなめに信号の伝搬遅延が加わり、
フリップフロップ25には比較的速く、フリップフロッ
プ35には遅く入力される(■)。これにより、フリッ
プフロップ25はオン状態になり、出力(停止信号)2
50かオフ状態になる(■)。また、タイミングがずれ
てフリップフロッグ35がオン状態になり、出力(停止
信号)350がオフ状態になる(■)。
そして、フリップフロップ25の出力250によりクロ
ックパルス(ドライバ群21の出力)210が時刻t1
において抑止される(■)、また、フリップフロップ3
5の出力350によりクロックパルス(ドライバ群31
の出力)310が時刻t2において抑止される(■)。
つまり、クロックパルス310は210よりΔtだけ遅
れて抑止されることになる。
この第2例の場合、障害等が発生し、オア回路26の出
力203がオン状態になってから各クロックパルスが抑
止されるまでの遅延時間は少ないか各情報処理装置の抑
止のタイミングがずれてしまうという欠点があった。
発明の目的 本発明の目的は、各情報処理装置を迅速にかつ同期させ
て停止さぜることができるクロックパルス停止同期化シ
ステムを提供することである。
発明の構成 本発明のクロックパルス停止同期化システムは、互いに
異なる繰返し周期を有するクロックパルスを発生するク
ロックパルス発生手段及び前記複数のクロックパルスを
択一的に送出するクロックパルス送出手段を有するクロ
ックパルス送出装置と、前記クロックパルス送出装置か
らのクロックパルスを入力とし、このクロックパルスに
同期して動作する論理回路及び所定の停止条件の発生に
応答して前記クロックパルスの入力を停止するクロック
パルス入力停止手段、更には前記停止条件を検出する停
止条件検出手段を夫々有する複数の情報処理装置と を有し、前記複数の情報処理装置を同期して停止させた
いときに前記クロックパルス送出手段により前記複数の
クロックパルスのうち繰返し周期の大きいクロックパル
スを送出するようにしたことを特徴とする。
実施例 以下、図面を用いて本発明の詳細な説明する。
第1図は本発明によるクロックパルス停止同期化システ
ムの一実施例の構成を示す系統図である。
図において本発明の一実施例によるクロックパルス停止
同期化システムは、クロックパルス発生装置1と、情報
処理装置2及び3と、スイッチ4とを含んで構成されて
いる。
クロックパルス発生装置1は、発振器10及び11と、
ドライバ12及び13と、セレクタ14とを含んで構成
されている。
発振器10及び11は互いに異なる繰返し周期を有する
クロックパルスを発生するものである。
本実施例においては発振器10より発振器11のクロッ
クパルスの繰返し周期の方が長いものとし、発振器10
の繰返し周期は従来の第2例(第5図参照)と同一とす
る。
セレクタ14はシステム運転開始前に予め設定されたス
イッチ4のオン状態に応じて発振器10及び11の出力
を択一的にドライバ12及び13に送出するものである
。したがって、クロックパルス発生装置1から送出され
るクロックパルス101及び102はスイッチ4のオン
状態に応じて繰返し周期が長い場合と短い場合とが存在
することになる。
情報処理装置2及び3は、夫々フリップフロ71群23
及び33と、ドライバ群21及び31とドライバ22及
び32と、フリップフロップ24と25及び34と35
を有しており、夫々従来の第2例(第5図参照)と同一
の構成となっている。
かかる構成からなる本実施例のクロックパルス停止同期
化システムの動作を第2図を用いて説明する。第2図は
本実施例のクロックパルス停止同期化システムの各部の
動作を示すタイムチャー1〜である0図においては、情
報処理装置2内の波形20と、情報処理装置3内の波形
30とが示されている。
波形20にはフリップフロップ24の入力と、オア回路
26の出力203と、クロックパルス101と、フリッ
プフロップ25の入力と、フリップフロップ25の出力
250との波形が示されている。
また、波形30にはクロックパルス102と、フリップ
フロップ35の入力と、フリップフロップ35の出力3
50との波形が示されている。
ここで、発振器10の出力をセレクタ14が選択するよ
うにスイッチ4を予め設定したとする。
すると、先述の従来の第2例と同様の構成となる。
したがって装置間距離のため情報処理装置2及び3のク
ロックパルスの停止のタイミングがずれてしまう(第6
図参照)。
そこで、クロックパルスを同期して停止させたい場合に
は予めオペレータ等が発振器11(っまり繰返し周期の
長い方)の出力をセレクタ14が選択するようにスイッ
チ4を設定すればよい、すると、第2図に示されている
ように発振器11の出力がクロックパルス101及び1
02として送出され、情報処理装置2及び3に夫々入力
されることになる。
その場合、時刻t1において障害発生等の停止条件が成
立するとオア回路26の出力203がオン状態になる。
すると、装置間距離のため最初に情報処理装置2内のフ
リップフロップ25の入力がオン状態になり(■)、少
し遅れて情報処理装置3内のフリップフロップ35の入
力がオン状態になる(■)。
しかし、このときにはフリップフロップ25及び35は
セットされず、次のクロックパルスの立下り、すなわち
時刻t2においてフリップフロップ25及び35の出力
250及び350が同時にオフ状態となる。このため、
クロックパルス101及び102は同時に停止するので
ある。
ここで重要なことは発振器11の出力の繰返し周期をi
端に長くしてしまうと、動作そのものが遅くなってしま
うため、クロックパルス101及び102が同時に停止
する範囲で、かつ発振器10の出力の繰返し周期に近い
周期になるように発振器11を設計することである。
つまり、本発明によれば、障害等の停止条件が成立して
からクロックパルスが停止するまでの時間△tを短かく
することができるとともに2つのクロックパルスを同時
に停止させることができるのである。
なお、本実施例においては、情報処理装置が2つの場合
について説明したが、さらに多くの情報処理装置に対し
ても同様の効果が得られることは明らかである。
発明の詳細 な説明したように本発明は繰返し周期が互いに異なる2
種類のクロックパルスを出力する発振器を設け、必要に
応じてオペレータ等がスイッチの設定を切換えることに
より、複数の情報処理装置のいずれか1つにおいて障害
等が発生した場合に迅速にかつ同期させて停止さぜるこ
とかできるという効果がある。
【図面の簡単な説明】
第1図は本発明の実施例によるクロックパルス停止同期
化システムの構成を示す系統図、第2図は第1図の各部
の動作を示ずタイムチャー1〜、第3図は従来のクロッ
クパルス停止同期化システムの第1例の構成を示す系統
図、第4図は第3図の各部の動作を示すタイムチャート
、第5図は従来のクロックパルス停止同期化システムの
第2例の構成を示す系統図、第6図は第5図の各部の動
作を示すタイムチャートである。 主要部分の符号の説明 1・・・・・・クロックパルス発生装置2.3・・・・
・・情報処理装置 4・・・・・・スイッチ 出願人 日本電気株式会社(外1名)

Claims (1)

    【特許請求の範囲】
  1. (1)互いに異なる繰返し周期を有するクロックパルス
    を発生するクロックパルス発生手段及び前記複数のクロ
    ックパルスを択一的に送出するクロックパルス送出手段
    を有するクロックパルス送出装置と、 前記クロックパルス送出装置からのクロックパルスを入
    力とし、このクロックパルスに同期して動作する論理回
    路及び所定の停止条件の発生に応答して前記クロックパ
    ルスの入力を停止するクロックパルス入力停止手段、更
    には前記停止条件を検出する停止条件検出手段を夫々有
    する複数の情報処理装置と を有し、前記複数の情報処理装置を同期して停止させた
    いときに前記クロックパルス送出手段により前記複数の
    クロックパルスのうち繰返し周期の大きいクロックパル
    スを送出するようにしたことを特徴とするクロックパル
    ス停止同期化システム。
JP63134622A 1988-06-01 1988-06-01 クロックパルス停止同期化システム Pending JPH01304517A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63134622A JPH01304517A (ja) 1988-06-01 1988-06-01 クロックパルス停止同期化システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63134622A JPH01304517A (ja) 1988-06-01 1988-06-01 クロックパルス停止同期化システム

Publications (1)

Publication Number Publication Date
JPH01304517A true JPH01304517A (ja) 1989-12-08

Family

ID=15132684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63134622A Pending JPH01304517A (ja) 1988-06-01 1988-06-01 クロックパルス停止同期化システム

Country Status (1)

Country Link
JP (1) JPH01304517A (ja)

Similar Documents

Publication Publication Date Title
KR100301720B1 (ko) 클록제어장치 및 방법
KR100188486B1 (ko) 위상 제어 클럭 신호 생성 방법 및 장치
US5517638A (en) Dynamic clock switching circuitry and method
KR970023373A (ko) 동기식 반도체 메모리
KR850000952B1 (ko) 동기화 회로(synchronizing circuit)
JP2001075670A (ja) クロック調整方法及び回路装置
JPH01304517A (ja) クロックパルス停止同期化システム
EP4024157A1 (en) Clock distribution and alignment using a common trace
US6108352A (en) Circuit and method for synchronizing outputs of two simultaneously transmitting devices in a multiplexed communication system
US3539933A (en) Switchover logic circuit
JPH01230113A (ja) クロックパルス停止同期化システム
JPH01231107A (ja) クロックパルス停止制御システム
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
JP4908334B2 (ja) 従属同期クロック信号生成装置
KR100207858B1 (ko) 자체 동기 신호 공급 회로
RU1788575C (ru) Устройство дл синхронизации импульсов
JPH1168529A (ja) クロック切替装置およびクロック切替方法
JPH08329000A (ja) 情報処理装置
KR100255381B1 (ko) 디지탈셀룰라시스템에서사용되는기준클럭공급장치및방법
JPH0523441B2 (ja)
JPH08129428A (ja) クロック信号供給方式
SU1406587A1 (ru) Многоканальное устройство дл синхронизации многомашинных комплексов
RU1824668C (ru) Формирователь импульсов
JPH01140216A (ja) クロック同期型システムにおけるクロック切替え制御方式
RU1798919C (ru) Устройство дл контрол последовательности импульсов