JPS6015868A - 書込みデータ補正回路 - Google Patents
書込みデータ補正回路Info
- Publication number
- JPS6015868A JPS6015868A JP12273983A JP12273983A JPS6015868A JP S6015868 A JPS6015868 A JP S6015868A JP 12273983 A JP12273983 A JP 12273983A JP 12273983 A JP12273983 A JP 12273983A JP S6015868 A JPS6015868 A JP S6015868A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- write
- clock
- exclusive
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は磁気記録装置の磁気記録媒体に対する書込み時
に、パターン補正を行う書込補正回路に係り、特に該言
−込補正回路の誤動作を検出し得る書込補正回路の誤動
作検出方法に関する。
に、パターン補正を行う書込補正回路に係り、特に該言
−込補正回路の誤動作を検出し得る書込補正回路の誤動
作検出方法に関する。
（ｂ）従来技術と問題点
磁気記録装置のパターン補正は磁気記録媒体に対するデ
ータの鉗込み時に、該書込めデータを読出した時発生ず
るピークシフトを補正する為、予め書込み電流極性の反
転位置をずらして記録する。
ータの鉗込み時に、該書込めデータを読出した時発生ず
るピークシフトを補正する為、予め書込み電流極性の反
転位置をずらして記録する。
前記ピークシフトの発生は書込まれるデータの電流極性
反転の状況により決定され、所定の反転位置からの位相
が進むか遅れるかが決定される。従ってパターン補正を
行・つ富込袖正回路は一般に書込みタイミングを制御す
るクロックを３相用いる。
反転の状況により決定され、所定の反転位置からの位相
が進むか遅れるかが決定される。従ってパターン補正を
行・つ富込袖正回路は一般に書込みタイミングを制御す
るクロックを３相用いる。
即し正常位置で磁化反転させるクロックφ１と、該クロ
ックφ１より位相の進んだりＩＩＩンクφ２と、前記ク
ロックφ１より位相の遅れたりｌ：Ｊ ７りφ３とを用
７ひし、書込まれるデータの電流極性反転状況により前
記各クロックを切り替えて言込め電流極性の位相を制御
している。
ックφ１より位相の進んだりＩＩＩンクφ２と、前記ク
ロックφ１より位相の遅れたりｌ：Ｊ ７りφ３とを用
７ひし、書込まれるデータの電流極性反転状況により前
記各クロックを切り替えて言込め電流極性の位相を制御
している。
第１図は従来のパターン？ｉｌｉ正に用いる書込補正回
路の一例を示ずブロック図である。第２図は第１図のク
ロックと書込み電流極性の位相との関係を説明する図で
ある。端子Ａより店込めデータが入り、端子Ｂより入る
クロックによりレジスタ１に書込まれる。レジスタ１よ
り読出されたデータはパターン判定回路２により、磁化
反転かＩｆＩｌ続しているか１回のめの為正常位置で磁
化反転するか、θり化反転の無い状態から磁化反転が継
続する状態に移る為、ピークシフＩ・か生し、位相を遅
らせる必要があるか、磁化反転の継続から磁化反転の無
い状態に移る為、ピークシフトが生し、位相を進める必
要があるかを判断する。該別Ｗｉに基づき、パターン判
定回路２は選択回路３，４．５のいずれかを選択する。
路の一例を示ずブロック図である。第２図は第１図のク
ロックと書込み電流極性の位相との関係を説明する図で
ある。端子Ａより店込めデータが入り、端子Ｂより入る
クロックによりレジスタ１に書込まれる。レジスタ１よ
り読出されたデータはパターン判定回路２により、磁化
反転かＩｆＩｌ続しているか１回のめの為正常位置で磁
化反転するか、θり化反転の無い状態から磁化反転が継
続する状態に移る為、ピークシフＩ・か生し、位相を遅
らせる必要があるか、磁化反転の継続から磁化反転の無
い状態に移る為、ピークシフトが生し、位相を進める必
要があるかを判断する。該別Ｗｉに基づき、パターン判
定回路２は選択回路３，４．５のいずれかを選択する。
ｂｊｊ、ｒ子Ｃがらクロ・ツクφ１が、端子りよりクロ
ックφ２が、端子Ｅよりクロックφ３が入る。第２図に
示す如く、ψｌは正常位置で磁化反転させるクロックで
、ψ２はφ１よりΔｔ１１１．１間位相を進めたクロッ
クで、φ３はφ１よりΔＬ２時間位相を遅らせたクロッ
クである。前記の条イ′１により選択された選択回路３
，４．５のどれかの出力＆；Ｊ： ＯＲ回路６を経てＪ
Ｋフリップフロップ７の］α１１１子に入る。フリップ
フロップ７のＪ、Ｋ、）Ｒ，＋子は電源に接続されてい
る為前記選択回路３゜４．５の何れかから入るクロック
の立ち上がりにより七ノ１−、リセノｌ−を繰り返して
端子Ｆより書込め電流信号を送出する。従って例えば選
択回路３が選択された場合、端子Ｆより送出される正常
位置で磁化反転する書込み電流は第２図ｄに示す如く、
クロック・ψ１の立も上かりで極性を反転させる。
ックφ２が、端子Ｅよりクロックφ３が入る。第２図に
示す如く、ψｌは正常位置で磁化反転させるクロックで
、ψ２はφ１よりΔｔ１１１．１間位相を進めたクロッ
クで、φ３はφ１よりΔＬ２時間位相を遅らせたクロッ
クである。前記の条イ′１により選択された選択回路３
，４．５のどれかの出力＆；Ｊ： ＯＲ回路６を経てＪ
Ｋフリップフロップ７の］α１１１子に入る。フリップ
フロップ７のＪ、Ｋ、）Ｒ，＋子は電源に接続されてい
る為前記選択回路３゜４．５の何れかから入るクロック
の立ち上がりにより七ノ１−、リセノｌ−を繰り返して
端子Ｆより書込め電流信号を送出する。従って例えば選
択回路３が選択された場合、端子Ｆより送出される正常
位置で磁化反転する書込み電流は第２図ｄに示す如く、
クロック・ψ１の立も上かりで極性を反転させる。
いまパターン判定回路２及び選択回路４のとごかが障害
を発生させクロックφ２が送出されたままとなると、フ
リップフロップ７にはφ４で示すクロックが送出される
。この場合書込めデータは総て位相が進んだ状態で書込
まれる。即ち第２図すに示す如く常に時間ΔＬ１位相が
進む。又パターン判定回路２及び選択回路３のとこかか
障害を発生さ−Ｕてクロックψ１を送出したままとなる
と、フリップフロップ７にはψ５で示すクロックか入り
、１１！ｉ間Δｔ２位相を遅らせて鉗込むべきデータも
正常位置で居込まれる。従ってマージンの少ない磁気記
録が行われる。一般に鳶込袖正はドロソブアウ１−等に
よる界雷状態で効果を発揮するものであり、」二記異常
状態で記録された磁気テープ等は通常の読出し時には検
出が困ｒｌｆてあり、マージンの少ない磁気テープ等を
大量に作成してしまう欠点かある。
を発生させクロックφ２が送出されたままとなると、フ
リップフロップ７にはφ４で示すクロックが送出される
。この場合書込めデータは総て位相が進んだ状態で書込
まれる。即ち第２図すに示す如く常に時間ΔＬ１位相が
進む。又パターン判定回路２及び選択回路３のとこかか
障害を発生さ−Ｕてクロックψ１を送出したままとなる
と、フリップフロップ７にはψ５で示すクロックか入り
、１１！ｉ間Δｔ２位相を遅らせて鉗込むべきデータも
正常位置で居込まれる。従ってマージンの少ない磁気記
録が行われる。一般に鳶込袖正はドロソブアウ１−等に
よる界雷状態で効果を発揮するものであり、」二記異常
状態で記録された磁気テープ等は通常の読出し時には検
出が困ｒｌｆてあり、マージンの少ない磁気テープ等を
大量に作成してしまう欠点かある。
（Ｃ）発明の目的
本発明の目的は上記欠点を除く為、■〜込補正回路の障
害を検出し得る書込補正回路の誤動作検出力法を提供す
ることにある。
害を検出し得る書込補正回路の誤動作検出力法を提供す
ることにある。
（ｄ）発明の構成
本発明の構成は磁気記録装置の書込補正回路に於いて、
書込みデータの磁化反転位置を決定するクロックが複数
送出された場合、前記書込みデータの磁化反転回数をｎ
倍にすることにより書込エラーとして検出するものであ
る。
書込みデータの磁化反転位置を決定するクロックが複数
送出された場合、前記書込みデータの磁化反転回数をｎ
倍にすることにより書込エラーとして検出するものであ
る。
（ｅ）発明の実施例
本発明は第１図のＯＲ回路６の代わりに排他的ＯＲ回路
を用い、２以上のクロックが重畳した場合、二つのパル
スか発生することで書込みデータの磁化反転数を二倍と
し、書込みエラーとして検出するようにしたものである
。
を用い、２以上のクロックが重畳した場合、二つのパル
スか発生することで書込みデータの磁化反転数を二倍と
し、書込みエラーとして検出するようにしたものである
。
第３図は本発明の一実施例を示す回路のブロック図であ
る。第４図は第３図のクロックと書込み電流極性の位相
との関係を説明する図である。レジスタ１、パターン判
定回路２、選択回路３，４゜５の動作は第１図と同一で
ある。選択回路３と４の出力は排他的ＯＲ回路８に入り
、選択回路５の出力と前記排他的ＯＲ回路８の出力は排
他的ｏ ｒ＞回路９に入る。従ってパターン反転回路２
及び選択回路４のどこかが障害となり、クロックφ２が
送出されたままとなった時、排他的ＯＲ回路８の出力は
第４図のφ６で示す如くクロックパルスが二つ発生ずる
。従って排他的ＯＲ回路９を経てフリップフロップ７に
入ったクロックφ６により、フリップフロップ７の出力
端子Ｆにはｅで示す書込め電流が送出され、第２図ａで
示す波形と異なり磁化反転数が二倍となり書込みエラー
となる。
る。第４図は第３図のクロックと書込み電流極性の位相
との関係を説明する図である。レジスタ１、パターン判
定回路２、選択回路３，４゜５の動作は第１図と同一で
ある。選択回路３と４の出力は排他的ＯＲ回路８に入り
、選択回路５の出力と前記排他的ＯＲ回路８の出力は排
他的ｏ ｒ＞回路９に入る。従ってパターン反転回路２
及び選択回路４のどこかが障害となり、クロックφ２が
送出されたままとなった時、排他的ＯＲ回路８の出力は
第４図のφ６で示す如くクロックパルスが二つ発生ずる
。従って排他的ＯＲ回路９を経てフリップフロップ７に
入ったクロックφ６により、フリップフロップ７の出力
端子Ｆにはｅで示す書込め電流が送出され、第２図ａで
示す波形と異なり磁化反転数が二倍となり書込みエラー
となる。
又クロックφ１が送出されたままとなった場合、選択回
路５が選択されるとφ７で示すクロックが排他的ＯＲ回
路９の出力に発生し、フリ、プフＤノブ７の出力Ｆには
ｆで示ず書込め電流か送出され、前記同様書込めエラー
となる。
路５が選択されるとφ７で示すクロックが排他的ＯＲ回
路９の出力に発生し、フリ、プフＤノブ７の出力Ｆには
ｆで示ず書込め電流か送出され、前記同様書込めエラー
となる。
（ｆ）発明の詳細
な説明した如（、本発明は書込補正回路の１：ζｉ害を
検出し、マージンの少ない（５り気記ｊ、１を行った媒
体を大量に作成してしま・うことを防止出来る９
検出し、マージンの少ない（５り気記ｊ、１を行った媒
体を大量に作成してしま・うことを防止出来る９
第１図は従来のパターン補正に用いる智込補正回路の一
例を示すブロック図、第２図は第１図のクロックと７！
ｉ込め電流極性の位相との関係を説明する図、第３図は
本発明の一実施例を示す回路のブロック図、第４図は第
３図のクロックと偶込め電流極性の位相との関係を説明
する図である。 １はレジスフ、２ばパターン判定回路、３，４゜５は選
択回路、７はフリップフロップである。
例を示すブロック図、第２図は第１図のクロックと７！
ｉ込め電流極性の位相との関係を説明する図、第３図は
本発明の一実施例を示す回路のブロック図、第４図は第
３図のクロックと偶込め電流極性の位相との関係を説明
する図である。 １はレジスフ、２ばパターン判定回路、３，４゜５は選
択回路、７はフリップフロップである。
Claims (1)
- 磁気記録装置の書込補正回路に於いて、書込みデータの
磁化反転位置を決定するクロックが複数送出された場合
、前記書込みデータの磁化反転回数をｎ倍にすることに
より書込エラーとして検出することを特徴とする書込補
正回路の誤動作検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12273983A JPS6015868A (ja) | 1983-07-06 | 1983-07-06 | 書込みデータ補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12273983A JPS6015868A (ja) | 1983-07-06 | 1983-07-06 | 書込みデータ補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6015868A true JPS6015868A (ja) | 1985-01-26 |
| JPH0574125B2 JPH0574125B2 (ja) | 1993-10-15 |
Family
ID=14843389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12273983A Granted JPS6015868A (ja) | 1983-07-06 | 1983-07-06 | 書込みデータ補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6015868A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50102312A (ja) * | 1973-12-28 | 1975-08-13 | ||
| JPS55163615A (en) * | 1979-06-06 | 1980-12-19 | Hitachi Ltd | Writing compensating circuit |
-
1983
- 1983-07-06 JP JP12273983A patent/JPS6015868A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50102312A (ja) * | 1973-12-28 | 1975-08-13 | ||
| JPS55163615A (en) * | 1979-06-06 | 1980-12-19 | Hitachi Ltd | Writing compensating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0574125B2 (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4275466A (en) | Block sync signal extracting apparatus | |
| JPS60201573A (ja) | 光デイスク装置のセクタ開始信号発生回路 | |
| US4009490A (en) | PLO phase detector and corrector | |
| JPS6015868A (ja) | 書込みデータ補正回路 | |
| JPS6016027B2 (ja) | タイムコ−ド読取装置 | |
| JPH08139711A (ja) | 非同期データの受信回路 | |
| JP2520906B2 (ja) | 異常検出回路 | |
| JPH0366721B2 (ja) | ||
| JP2988460B2 (ja) | 磁気ディスク装置 | |
| JP3484660B2 (ja) | バッファメモリ容量不足検出回路 | |
| KR950007306B1 (ko) | 디지탈 데이타 재생장치의 동기 검출회로 | |
| JPS59225641A (ja) | 復調方式 | |
| JPH0411945B2 (ja) | ||
| JPS6184136A (ja) | スリツプ制御回路 | |
| JP2782435B2 (ja) | 回転ヘツド型ビデオ信号再生装置 | |
| JPS62252558A (ja) | 磁気記録再生装置 | |
| JPS5944695B2 (ja) | ミツミングクロックを有する情報の識別装置 | |
| JPH0744527B2 (ja) | ビツト同期回路 | |
| JPH01229404A (ja) | 磁気記録装置 | |
| JPS5942620A (ja) | デジタル信号処理装置 | |
| JPS61154217A (ja) | 同期信号検出回路 | |
| JPH0479002A (ja) | 磁気記憶装置の書込み回路 | |
| JPS61196453A (ja) | 情報信号再生装置 | |
| JPH0677361B2 (ja) | 情報信号再生装置 | |
| JPH087949B2 (ja) | 書込回路 |