JPS60156272A - Ｐｗｍインバータの制御方法 - Google Patents
Ｐｗｍインバータの制御方法Info
- Publication number
- JPS60156272A JPS60156272A JP59009882A JP988284A JPS60156272A JP S60156272 A JPS60156272 A JP S60156272A JP 59009882 A JP59009882 A JP 59009882A JP 988284 A JP988284 A JP 988284A JP S60156272 A JPS60156272 A JP S60156272A
- Authority
- JP
- Japan
- Prior art keywords
- switching frequency
- command value
- pwm inverter
- neutral point
- hysteresis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、インバータの出力電流を検出してフィ″−ド
パツクし、指令値に追従させる電流制御形ＰＷＭ （ｐ
ｕｌａｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）インバ
ータの制御方式に関する。
パツクし、指令値に追従させる電流制御形ＰＷＭ （ｐ
ｕｌａｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）インバ
ータの制御方式に関する。
［背景技術］
従来の電流制御形ＰＷＭインバータの制御方式は、第１
図および第２図に示す２種類の方式に大別できる。
図および第２図に示す２種類の方式に大別できる。
第１図の方式は、電流の指令値ｉｔと検出値ｉとの差を
ＰＩ制御器１１を用いて−Ｈ電圧指令値ｖ本に変換した
後、コンパレータ１２においテ三角波のキャリアと比較
してパワートランジスタ（或いはＧＴＯサイリスタ）の
スイッチングを決定−する、公知の方式である。従って
、パワートランジスタのスイッチング周波数は三角波の
キャリア周波数と等しくなる。
ＰＩ制御器１１を用いて−Ｈ電圧指令値ｖ本に変換した
後、コンパレータ１２においテ三角波のキャリアと比較
してパワートランジスタ（或いはＧＴＯサイリスタ）の
スイッチングを決定−する、公知の方式である。従って
、パワートランジスタのスイッチング周波数は三角波の
キャリア周波数と等しくなる。
しかし、この方式では、ＰＩ制御器１１の設計が難しく
、電流の指令値ｉｔが交流量（インバータでは必ず交流
量となる）の場合には定常偏差を生じる、等の欠点があ
る。
、電流の指令値ｉｔが交流量（インバータでは必ず交流
量となる）の場合には定常偏差を生じる、等の欠点があ
る。
第２図の方式は、電流の指令値 １ｘと検出値ｉとをヒ
ステリシス幅をもって比較するヒステリシ゛スコンパレ
ータ２１を利用しているため、第１図の方式に比べて原
理的に電流制御特性が優れ、かつ上述のような定常偏差
を生じない利点がある。
ステリシス幅をもって比較するヒステリシ゛スコンパレ
ータ２１を利用しているため、第１図の方式に比べて原
理的に電流制御特性が優れ、かつ上述のような定常偏差
を生じない利点がある。
しかし、電流の指令値 １本や電流の検出値ｉにドリフ
トが生じると、ヒステリシスコンパレータ２１は等測的
にゲインの非常に大きいアンプと考えられるので、その
ドリフト分が増幅される。その結果、単相回路ではイン
バータの出力電流に直流分が現れる。従って、この方式
を三相回路に適用すると、負荷の中性点（Δ接続では仮
想的な中性点）の電位が変動するため、 ■オペアンプのドリフトを調整して零にする。
トが生じると、ヒステリシスコンパレータ２１は等測的
にゲインの非常に大きいアンプと考えられるので、その
ドリフト分が増幅される。その結果、単相回路ではイン
バータの出力電流に直流分が現れる。従って、この方式
を三相回路に適用すると、負荷の中性点（Δ接続では仮
想的な中性点）の電位が変動するため、 ■オペアンプのドリフトを調整して零にする。
（り負荷、インバータ、電源の中性点を互いに接続する
。
。
等の対策が必要となる。
しかし、■の点については、素子の経年変化によりドリ
フトを常に零に調整することは難しい。
フトを常に零に調整することは難しい。
また、■の点については、電源に中性点を設けるために
三相変圧器を必要とし、更に中性点のない負荷゛（Δ接
続負荷）には適用できない等の欠点がある。しかも、第
２図の方式では、パワートランジスタのスイッチング周
波数が負荷のインダクタンス等により大きく変化し、こ
のため最適なスイッチング周波数となるように負荷に応
じてヒステリシスの幅を調整しなければならないという
欠点もある。
三相変圧器を必要とし、更に中性点のない負荷゛（Δ接
続負荷）には適用できない等の欠点がある。しかも、第
２図の方式では、パワートランジスタのスイッチング周
波数が負荷のインダクタンス等により大きく変化し、こ
のため最適なスイッチング周波数となるように負荷に応
じてヒステリシスの幅を調整しなければならないという
欠点もある。
［発明の目的］
ここにおいて、本発明の目的は、第２図の方式における
上述の欠点を除去し、オペアンプのドリフトの影響をま
ったく受けず、しかも負荷に応じてヒステリシスの幅を
調整する必要のない新しい電流制御形ＰＷＭインバータ
の制御方式を提供することにある。
上述の欠点を除去し、オペアンプのドリフトの影響をま
ったく受けず、しかも負荷に応じてヒステリシスの幅を
調整する必要のない新しい電流制御形ＰＷＭインバータ
の制御方式を提供することにある。
［発明の構成］
そのため、本発明の構成は、インバータの出力電流を検
出し、この検出値と電流の指令値とをヒｘ ７ ！Ｊ
ｖ Ｘ ：１７ ′＜ Ｌ／ −Ｉ Ｔ ）Ｊ□″Ｌ、
Ｃ’（Ｄ ｅ Ｘ？ ＩＪ 、。
出し、この検出値と電流の指令値とをヒｘ ７ ！Ｊ
ｖ Ｘ ：１７ ′＜ Ｌ／ −Ｉ Ｔ ）Ｊ□″Ｌ、
Ｃ’（Ｄ ｅ Ｘ？ ＩＪ 、。
シスコンパレータの出力によりスイッチング素子 □を
動作させるＰＷＭインバータの制御方式において、負荷
の中性点電位をめ、この中性点電位を前記指令値に負帰
還させる一方、スイッチング素子の平均スイッチング周
波数を検出し、その平均スイッチング周波数がスイッチ
ング周波数指令値と一致するようにヒステリシスコンパ
レータのヒ′ステリシス幅を制御することを特徴として
いる。
動作させるＰＷＭインバータの制御方式において、負荷
の中性点電位をめ、この中性点電位を前記指令値に負帰
還させる一方、スイッチング素子の平均スイッチング周
波数を検出し、その平均スイッチング周波数がスイッチ
ング周波数指令値と一致するようにヒステリシスコンパ
レータのヒ′ステリシス幅を制御することを特徴として
いる。
［実施例］
第３図は本発明の一実施例を示している。同実施例では
、第２図の方式に図中破線で囲まれた中性点電位フィー
ドバック制御回路３１およびスイッチング周波数フィー
ドバック制御回路４１が新たに付加されている。
、第２図の方式に図中破線で囲まれた中性点電位フィー
ドバック制御回路３１およびスイッチング周波数フィー
ドバック制御回路４１が新たに付加されている。
まず、中性点電位フィードバック制御回路３１の動作に
ついて説明する。例えば、第４図に示す三相ＰＷＭイン
バータでは、パワートランジスタのベース信号から中性
点電位を演算することができる。いま、図中Ｐグループ
のパワートランジスタＴ ｒｕｐ、 Ｔ ｒｖｐ、 Ｔ
ｒｗｐのうちノ＜ワートランジスタＴ ｒｕｐ、 Ｔ
ｒａｐのベース信号Ｂｕｐ、ＢｖｐおよびＮ”グルー
プのパワートランジスタＴｒｕｎ、Ｔｒｖｎ、Ｔｒｗｎ
のうちパワートランジスタＴｒｗｎのベース信号Ｂｕｎ
がそれぞれオン状態であれば、負荷Ｒ＋ 、Ｒ２、Ｒ３
の中性点電位はインＩく一タの出力電流にまったく無関
係にＥ／３となる。
ついて説明する。例えば、第４図に示す三相ＰＷＭイン
バータでは、パワートランジスタのベース信号から中性
点電位を演算することができる。いま、図中Ｐグループ
のパワートランジスタＴ ｒｕｐ、 Ｔ ｒｖｐ、 Ｔ
ｒｗｐのうちノ＜ワートランジスタＴ ｒｕｐ、 Ｔ
ｒａｐのベース信号Ｂｕｐ、ＢｖｐおよびＮ”グルー
プのパワートランジスタＴｒｕｎ、Ｔｒｖｎ、Ｔｒｗｎ
のうちパワートランジスタＴｒｗｎのベース信号Ｂｕｎ
がそれぞれオン状態であれば、負荷Ｒ＋ 、Ｒ２、Ｒ３
の中性点電位はインＩく一タの出力電流にまったく無関
係にＥ／３となる。
そこで、本実施例の中性点電位フィードツクツク回路３
１では、第３図のようにＰグループのノくワートランジ
スタＴ ｒｕｐ、 Ｔ ｒｖｐ、 Ｔ ｒｗｐのベース
信号Ｂ ｕｐ、 Ｂ ｖｐ、 Ｂ ｗｐのオン時間と、
ＮグループのパワートランジスタＴ ｒｕｎ、 Ｔ ｒ
ｖｎ、 Ｔ ｒｗｎのベース信号Ｂ ｕｎ、 Ｂ ｖｎ
、 Ｂ ｗｎのオン時間との差を積分器３２で積分し、
その出力を帰還値ｅｎとして前記指令値 １本にフィー
ドバックする負帰還回路を構成している。このようにす
ると、ドリフトの影響を完全に補償することができる。
１では、第３図のようにＰグループのノくワートランジ
スタＴ ｒｕｐ、 Ｔ ｒｖｐ、 Ｔ ｒｗｐのベース
信号Ｂ ｕｐ、 Ｂ ｖｐ、 Ｂ ｗｐのオン時間と、
ＮグループのパワートランジスタＴ ｒｕｎ、 Ｔ ｒ
ｖｎ、 Ｔ ｒｗｎのベース信号Ｂ ｕｎ、 Ｂ ｖｎ
、 Ｂ ｗｎのオン時間との差を積分器３２で積分し、
その出力を帰還値ｅｎとして前記指令値 １本にフィー
ドバックする負帰還回路を構成している。このようにす
ると、ドリフトの影響を完全に補償することができる。
ここで、電流の指令値 １本や検出値ｉにドリフトがな
い場合には帰還値ｅｎは零となる。
い場合には帰還値ｅｎは零となる。
次に、前記スイッチング周波数フィートノくツク回路４
１の動作について説明する。第４図の三相ＰＷＭインバ
ータにおいて、最大スイッチング周波数はパワートラン
ジスタのターンオフタイムやストレージタイム等の半導
体素子の特性により制限される。例えば、４５０Ｖ、５
０Ａのパワートランジスタでは最大スイッチング周波数
はｌ０ＫＨｚ程度である。しかし、常に最大スイッチン
グ周波数でスイッチングを行なえば良好な電流制御が可
能であるが、スイッチング損失が増加するため、実用的
な平均スイッチング周波数は通常１〜２ＫＨｚ （４５
０Ｖ、５０Ａパ７−トランジスタの場合）程度に抑えら
れる。
１の動作について説明する。第４図の三相ＰＷＭインバ
ータにおいて、最大スイッチング周波数はパワートラン
ジスタのターンオフタイムやストレージタイム等の半導
体素子の特性により制限される。例えば、４５０Ｖ、５
０Ａのパワートランジスタでは最大スイッチング周波数
はｌ０ＫＨｚ程度である。しかし、常に最大スイッチン
グ周波数でスイッチングを行なえば良好な電流制御が可
能であるが、スイッチング損失が増加するため、実用的
な平均スイッチング周波数は通常１〜２ＫＨｚ （４５
０Ｖ、５０Ａパ７−トランジスタの場合）程度に抑えら
れる。
従来の制御方式では、最大スイッチング周波数の上限値
を決定し、平均スイッチング周波数が実用的な値となる
ように負荷に応じてヒステリシスコンパレータ２１のヒ
ステリシス幅を調整しているため、極めて面倒であった
。
を決定し、平均スイッチング周波数が実用的な値となる
ように負荷に応じてヒステリシスコンパレータ２１のヒ
ステリシス幅を調整しているため、極めて面倒であった
。
これに対して、本実旅例のスイッチング周波数フィード
バック回路４１では、ＰＷＭインバータのスイッチング
素子の平均スイッチング周波数を検出してフィードバッ
クし、これが平均スイッチング周波数の指令値に一致す
るようにヒステリシスコンパレータ２１のヒステリシス
幅Δｉ ｔｔ自動的に制御するようにしている。具体的
には、スイッチング素子の平均スイッチング周波数を検
出し、その平均スイッチング周波数と平均スイッチング
周波数指令値との差を積分器４２で積分し、その出力に
オフセット値を加え、その結果に対応するヒステリシス
幅Δｉに自動的に制御するようにしている。従って、平
均スイッチング周波数指令値を設定すれば、負荷に応じ
てヒステリシス幅を調整する必要がない利点がある。な
お、最大スイッチング周波数を１ＯＫＨｚ程度に制限す
ることは容易に行なうことができる。
バック回路４１では、ＰＷＭインバータのスイッチング
素子の平均スイッチング周波数を検出してフィードバッ
クし、これが平均スイッチング周波数の指令値に一致す
るようにヒステリシスコンパレータ２１のヒステリシス
幅Δｉ ｔｔ自動的に制御するようにしている。具体的
には、スイッチング素子の平均スイッチング周波数を検
出し、その平均スイッチング周波数と平均スイッチング
周波数指令値との差を積分器４２で積分し、その出力に
オフセット値を加え、その結果に対応するヒステリシス
幅Δｉに自動的に制御するようにしている。従って、平
均スイッチング周波数指令値を設定すれば、負荷に応じ
てヒステリシス幅を調整する必要がない利点がある。な
お、最大スイッチング周波数を１ＯＫＨｚ程度に制限す
ることは容易に行なうことができる。
第５図は本発明の制御方式を第４図に示す三相ＰＷＭイ
ンバータに適用した具体的実施例を示している。同図に
おいて、中性点電位フィードバック回路３１では、発振
回路３０１からのクロックパルスが差分回路３０２を通
じて積分カウンタ３０３でカウントされるようになって
いる。積分力つ７）） ３０３は・差分回路３０２″Ｎ
グループパ１ワートランジスタＴ ｒｕｎ、 Ｔ ｒｖ
ｎ、 Ｔ ｒｗｎｃ７）オン指令Ｕ ｎ 、 Ｖ ｎ
、 Ｗ ｎが与えられているときアップカウンタとして
働き、一方前記オン指令Ｕｎ。
ンバータに適用した具体的実施例を示している。同図に
おいて、中性点電位フィードバック回路３１では、発振
回路３０１からのクロックパルスが差分回路３０２を通
じて積分カウンタ３０３でカウントされるようになって
いる。積分力つ７）） ３０３は・差分回路３０２″Ｎ
グループパ１ワートランジスタＴ ｒｕｎ、 Ｔ ｒｖ
ｎ、 Ｔ ｒｗｎｃ７）オン指令Ｕ ｎ 、 Ｖ ｎ
、 Ｗ ｎが与えられているときアップカウンタとして
働き、一方前記オン指令Ｕｎ。
Ｖ ｎ 、 Ｗ ｎが与えられていないときダウンカウ
ンタとして働く。従って、積分カウンタ３０３において
、ＰグループパワートランジスタＴｒｕｐ・Ｔｒｖｐ、
Ｔｒｗｐへのオン指令時間とＮグループノぐワートラン
ジスタＴ ｒｕｎ、 Ｔ ｒｖｎ、 Ｔ ｒｗｎへのオ
ン指令時間との差が積分される。積分カウンタ３０３の
出力は、マルチプライヤＤ／Ａ ３０４において、アナ
ログ量に変換された後、積分定数に１と乗算される。マ
ルチプライヤＤ／Ａ ３０４からの出力つまり中性点電
位は帰還値ｅｎとして各相の電流指令値 １本（ｕ）、
ｉ＊（マ）、己（賀）にフィードバックされる。
ンタとして働く。従って、積分カウンタ３０３において
、ＰグループパワートランジスタＴｒｕｐ・Ｔｒｖｐ、
Ｔｒｗｐへのオン指令時間とＮグループノぐワートラン
ジスタＴ ｒｕｎ、 Ｔ ｒｖｎ、 Ｔ ｒｗｎへのオ
ン指令時間との差が積分される。積分カウンタ３０３の
出力は、マルチプライヤＤ／Ａ ３０４において、アナ
ログ量に変換された後、積分定数に１と乗算される。マ
ルチプライヤＤ／Ａ ３０４からの出力つまり中性点電
位は帰還値ｅｎとして各相の電流指令値 １本（ｕ）、
ｉ＊（マ）、己（賀）にフィードバックされる。
中性点電位と各相の電流指令値 −（Ｕ）。
１享（ｖ）、 ｉ” （ｗ）との差は、スイッチング周
波数フィードバック回路４１によってヒステリシス幅Δ
ｉ 力制御されるヒステリシスコンパレータ２１Ｕ、２
１Ｖ、２１Ｗへそれぞれ人力される。前記スイッチング
周波数フィードバック回路４１では、゛発振回路４０１
から予め平均スイッチング周波数指令値に対応した周期
で出されるクロック、＜ルスおよびＮグループパワート
ランジスタＴ ｒｕｎ、 Ｔ ｒｖｎ、 Ｔ ｒｗｎの
オン指令Ｕｎ、Ｖｎ。
波数フィードバック回路４１によってヒステリシス幅Δ
ｉ 力制御されるヒステリシスコンパレータ２１Ｕ、２
１Ｖ、２１Ｗへそれぞれ人力される。前記スイッチング
周波数フィードバック回路４１では、゛発振回路４０１
から予め平均スイッチング周波数指令値に対応した周期
で出されるクロック、＜ルスおよびＮグループパワート
ランジスタＴ ｒｕｎ、 Ｔ ｒｖｎ、 Ｔ ｒｗｎの
オン指令Ｕｎ、Ｖｎ。
Ｗｎが差分回路４０２を通じて積分カウンタ４０３でカ
ウントされるようになっている。積分カウンタ４０３は
、発振回路４０１からのクロックツくルスによりカウン
トアツプされ、一方前記オン指令Ｕ ｎ 、 Ｖ ｎ
、 Ｗ ｎによりカウントダウンされる。従って、積分
カウンタ４０３において、ノぐワートランジスタの平均
スイッチング周波数と平均スイッチング周波数指令値と
の差が積分される。積分カウンタ４０３の出力は、マル
チプライヤＤ／Ａ ４０４において、アナログ量に変換
された後、積分定数に２と乗算される。マルチプライヤ
Ｄ／Ａ４０４からの出力は、リミッタ回路４０５へ入力
され、ヒステリシス幅Δｉの上下限値が制限される。
ウントされるようになっている。積分カウンタ４０３は
、発振回路４０１からのクロックツくルスによりカウン
トアツプされ、一方前記オン指令Ｕ ｎ 、 Ｖ ｎ
、 Ｗ ｎによりカウントダウンされる。従って、積分
カウンタ４０３において、ノぐワートランジスタの平均
スイッチング周波数と平均スイッチング周波数指令値と
の差が積分される。積分カウンタ４０３の出力は、マル
チプライヤＤ／Ａ ４０４において、アナログ量に変換
された後、積分定数に２と乗算される。マルチプライヤ
Ｄ／Ａ４０４からの出力は、リミッタ回路４０５へ入力
され、ヒステリシス幅Δｉの上下限値が制限される。
その結果、ヒステリシス幅Δ■をもつ各ヒステリシスコ
ンパレータ２１Ｕ、２１Ｖ、２１Ｗにおいて、中性点電
位ｅｎと各相の電流指令偵ｉ” （ｕ）、’ｉ本（ｖ）
、 ｉ本（Ｗ）との差と各相の電流検出値 １（ｕ）、
ｉ（マ）、 ｉ（ｗ）とが比較されＰグループパワー
トランジスタＴ ｒｕｐ、 Ｔ ｒｖｐ、 Ｔ ｒｗｐ
へのオン指令およびＮグループパワートランジスタＴ
ｒｕｎ、 Ｔ ｒｖｎ、 Ｔ ｒｗｎへのオン指令が出
力される。
ンパレータ２１Ｕ、２１Ｖ、２１Ｗにおいて、中性点電
位ｅｎと各相の電流指令偵ｉ” （ｕ）、’ｉ本（ｖ）
、 ｉ本（Ｗ）との差と各相の電流検出値 １（ｕ）、
ｉ（マ）、 ｉ（ｗ）とが比較されＰグループパワー
トランジスタＴ ｒｕｐ、 Ｔ ｒｖｐ、 Ｔ ｒｗｐ
へのオン指令およびＮグループパワートランジスタＴ
ｒｕｎ、 Ｔ ｒｖｎ、 Ｔ ｒｗｎへのオン指令が出
力される。
従って、これにより中性点のない負荷に対しても適用で
きるとともに、ドリフトの影響が補償され、かつ負荷に
応じてヒステリシス幅を調整する必要がない。
きるとともに、ドリフトの影響が補償され、かつ負荷に
応じてヒステリシス幅を調整する必要がない。
［発明の効果］
以上の通り、本発明によれば、定常偏差がなく、かつ過
渡特性の優れた第２図の方式を、中性点のない負荷に対
しても適用でき、しかも平均スイッチング周波数指令値
を設定するのみで、他の調整が不要なＰＷＭインバータ
の制御方式を提供できる。
渡特性の優れた第２図の方式を、中性点のない負荷に対
しても適用でき、しかも平均スイッチング周波数指令値
を設定するのみで、他の調整が不要なＰＷＭインバータ
の制御方式を提供できる。
第１図および第２図はそれぞれ従来のＰＷＭインバータ
の制御方式を示すブロック図、第３図は本発明の制御方
式の一実施例を示すブロック図、第４図は三相ＰＷＭイ
ンバータを示す回路図、第５図は本発明の制御方式を三
相ＰＷＭインバータに適用した実施例を示すブロック図
である。 ２１．２１Ｕ、２１Ｖ、２１Ｗ・・・ヒステ！Ｊシスコ
ンパレータ、３１・・・中性点電位フィードバック回路
、４１・・・スイッチング周波数フィードバック回路、
Ｔ ｒｕｐ、 Ｔ ｒｖｐ、 Ｔ ｒｗｐ、 Ｔ ｒｕ
ｎ。 Ｔ ｒ ｖｎ、 Ｔｒ ｗｎ”・スイッチング素子とし
てのパワートランジスタ。 代理人 弁理士 木下 実三（ほか１名）第１図 ２ 第３図 り、、、、 −’Ｊ
の制御方式を示すブロック図、第３図は本発明の制御方
式の一実施例を示すブロック図、第４図は三相ＰＷＭイ
ンバータを示す回路図、第５図は本発明の制御方式を三
相ＰＷＭインバータに適用した実施例を示すブロック図
である。 ２１．２１Ｕ、２１Ｖ、２１Ｗ・・・ヒステ！Ｊシスコ
ンパレータ、３１・・・中性点電位フィードバック回路
、４１・・・スイッチング周波数フィードバック回路、
Ｔ ｒｕｐ、 Ｔ ｒｖｐ、 Ｔ ｒｗｐ、 Ｔ ｒｕ
ｎ。 Ｔ ｒ ｖｎ、 Ｔｒ ｗｎ”・スイッチング素子とし
てのパワートランジスタ。 代理人 弁理士 木下 実三（ほか１名）第１図 ２ 第３図 り、、、、 −’Ｊ
Claims (1)
- （１）インバータの出力電流を検出し、この検出値と電
流の指令値とをヒステリシスコンパレータで比較し、こ
のヒステリシスコンパレータの出力によりスイッチング
素子を動作させるＰＷＭインバータの制御方式において
、負荷の中性点電位をめ、この中性点電位を前記指令値
に負帰還させる一方、スイッチング素子の平均スイッチ
ング周波数を検出し、その平均スイッチング周波数がス
イッチング周波数指令値と一致するようにヒステリシス
コンパレータのヒステリシス幅を制御することを特徴と
するＰＷＭインバータの制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009882A JPH065990B2 (ja) | 1984-01-23 | 1984-01-23 | Ｐｗｍインバータの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009882A JPH065990B2 (ja) | 1984-01-23 | 1984-01-23 | Ｐｗｍインバータの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60156272A true JPS60156272A (ja) | 1985-08-16 |
| JPH065990B2 JPH065990B2 (ja) | 1994-01-19 |
Family
ID=11732522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59009882A Expired - Fee Related JPH065990B2 (ja) | 1984-01-23 | 1984-01-23 | Ｐｗｍインバータの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065990B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03107377A (ja) * | 1989-09-20 | 1991-05-07 | Juki Corp | インバータ |
| US5258904A (en) * | 1992-04-23 | 1993-11-02 | Ford Motor Company | Dither control method of PWM inverter to improve low level motor torque control |
| JP2007020262A (ja) * | 2005-07-06 | 2007-01-25 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
| GB2452790A (en) * | 2007-09-14 | 2009-03-18 | Motorola Inc | Power supply controller circuitry |
| JP2011078252A (ja) * | 2009-09-30 | 2011-04-14 | Toshiba Corp | 電圧形インバータの制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58144575A (ja) * | 1982-02-19 | 1983-08-27 | Hitachi Ltd | Ｐｗｍ変換器電源装置の制御回路 |
-
1984
- 1984-01-23 JP JP59009882A patent/JPH065990B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58144575A (ja) * | 1982-02-19 | 1983-08-27 | Hitachi Ltd | Ｐｗｍ変換器電源装置の制御回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03107377A (ja) * | 1989-09-20 | 1991-05-07 | Juki Corp | インバータ |
| US5258904A (en) * | 1992-04-23 | 1993-11-02 | Ford Motor Company | Dither control method of PWM inverter to improve low level motor torque control |
| JP2007020262A (ja) * | 2005-07-06 | 2007-01-25 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
| GB2452790A (en) * | 2007-09-14 | 2009-03-18 | Motorola Inc | Power supply controller circuitry |
| GB2452790B (en) * | 2007-09-14 | 2009-08-12 | Motorola Inc | Power supply controller circuitry |
| JP2011078252A (ja) * | 2009-09-30 | 2011-04-14 | Toshiba Corp | 電圧形インバータの制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH065990B2 (ja) | 1994-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7868603B2 (en) | Method and apparatus to compensate for supply voltage variations in a PWM-based voltage regulator | |
| US4186437A (en) | Push-pull switching power amplifier | |
| US7289341B2 (en) | Power supply adaptive feedforward control circuit | |
| US6936997B2 (en) | Method of forming a high efficiency power controller | |
| US5021936A (en) | PWM power converter using mixed bipolar and static induction transistors | |
| US5055767A (en) | Analog multiplier in the feedback loop of a switching regulator | |
| US4553255A (en) | Regulating and stabilizing circuit for X-ray source | |
| JPH05176549A (ja) | 電力変換器のための適応制御の方法および装置 | |
| US20010038542A1 (en) | Power converter control loop | |
| JPS60156272A (ja) | Ｐｗｍインバータの制御方法 | |
| JPS6139708A (ja) | パルス幅変調アンプにおける電源電圧変動補正方法 | |
| US3559031A (en) | Buck-boost voltage regulation circuit | |
| Smith et al. | A new PWM controller with one cycle response | |
| JPH0370473A (ja) | パルス幅変調制御インバータの電流調節器 | |
| JPS61216859A (ja) | ア−ク溶接用電源 | |
| JP3211944B2 (ja) | インバータ装置 | |
| JPS59144366A (ja) | スイツチングレギユレ−タ | |
| JPS6295979A (ja) | 定電圧定周波数電源装置 | |
| JPS6198163A (ja) | パルス幅制御インバ−タの制御装置 | |
| JPH02114863A (ja) | オフセット調整器 | |
| JPH1175372A (ja) | 電力変換装置及び電力変換方法 | |
| JPS6231375A (ja) | Ｐｗｍインバ−タ | |
| JPH062477Y2 (ja) | 電力変換器の制御装置 | |
| Xu et al. | 1Hz chopper type quadrupole magnet power supply for SSRF booster | |
| JPH0334590A (ja) | レーザ電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |