JPS58144575A - Ｐｗｍ変換器電源装置の制御回路 - Google Patents
Ｐｗｍ変換器電源装置の制御回路Info
- Publication number
- JPS58144575A JPS58144575A JP57024450A JP2445082A JPS58144575A JP S58144575 A JPS58144575 A JP S58144575A JP 57024450 A JP57024450 A JP 57024450A JP 2445082 A JP2445082 A JP 2445082A JP S58144575 A JPS58144575 A JP S58144575A
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- frequency
- circuit
- signal
- hysteresis width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/525—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＰＷＭ＆換器電源装置主回路の主スイッチング
素子’ｋＰＷＭスインチング駆動する制御回路に係り、
特に比較回路のヒステリシス幅金利用して上記ＰＷＭス
イッチング駆動を行なうためのＰＷｌ’ｔ４制御信号′
ｆｒ、侍る制御回路に関する。
素子’ｋＰＷＭスインチング駆動する制御回路に係り、
特に比較回路のヒステリシス幅金利用して上記ＰＷＭス
イッチング駆動を行なうためのＰＷｌ’ｔ４制御信号′
ｆｒ、侍る制御回路に関する。
この柚の制御回路では、ＰＷＭ変換器電源装置の主回路
から負荷に供給される電圧、電流のフィードバック信号
がＰＷＭ指令と共に比較回路に供給され、ＰＷＭ指令信
号に対するフィードバック信号の指令偏差が求められる
。この比較回路においては、該指令偏差がそのヒステリ
シス幅を横切るときにその出力が反転し、この比較回路
の出力にＰＷＭ制御信号が得られる。この様にして得ら
れたＰＷＭ制御信号によってＰＷＭ変換器電源装置の主
回路に設けられた主スイツチング素子、例えはトランジ
スタ、ＧＴＯなど、がＰＷＭスイッチング駆動され、負
荷にＰＷＭの電圧又は電流が供給される。
から負荷に供給される電圧、電流のフィードバック信号
がＰＷＭ指令と共に比較回路に供給され、ＰＷＭ指令信
号に対するフィードバック信号の指令偏差が求められる
。この比較回路においては、該指令偏差がそのヒステリ
シス幅を横切るときにその出力が反転し、この比較回路
の出力にＰＷＭ制御信号が得られる。この様にして得ら
れたＰＷＭ制御信号によってＰＷＭ変換器電源装置の主
回路に設けられた主スイツチング素子、例えはトランジ
スタ、ＧＴＯなど、がＰＷＭスイッチング駆動され、負
荷にＰＷＭの電圧又は電流が供給される。
以上の様にして比較回路のヒステリシス幅を利用してＰ
ＷＭ制御信号を得る制御回路によれば、その回路構成を
簡素化することができ、従ってその部品点数音大幅に削
減することができる。
ＷＭ制御信号を得る制御回路によれば、その回路構成を
簡素化することができ、従ってその部品点数音大幅に削
減することができる。
然しなから従来の制御回路では、第１図に示さｒＬる様
に前記比較回路から出力されるＰＷＭ制御信号１００の
ＰＷＭ周波数ＦｐｖｔｙがＰＷＭ変換器電源装置の主回
路周波数Ｆｙが増大すると共に減少するという傾向が認
められる。
に前記比較回路から出力されるＰＷＭ制御信号１００の
ＰＷＭ周波数ＦｐｖｔｙがＰＷＭ変換器電源装置の主回
路周波数Ｆｙが増大すると共に減少するという傾向が認
められる。
上記傾向は次式によシ理解される。
なお上記第（１）式においてＶＴ）Ｉ は前記比較回
路のヒステリシス幅、ＬはＰＷＭ変換器亀詠装置の”
負性とされた交流電動機の一次側からみた各相のイ
ンダクタンスである。
路のヒステリシス幅、ＬはＰＷＭ変換器亀詠装置の”
負性とされた交流電動機の一次側からみた各相のイ
ンダクタンスである。
すなわち従来のこの楢の制御回路においては上記ヒステ
リシス幅ＶＴＲが一定でインダクタンスＬが一次電流の
基本周波数が向くなると減少するので、ＰＷＭ変換器電
源装置の主回路周波数ＦＭが変化すると第１図に示され
る様にＰＷＭ制御信号１００のＰＷＭ周波数ＦＰＷＭが
変化する。
リシス幅ＶＴＲが一定でインダクタンスＬが一次電流の
基本周波数が向くなると減少するので、ＰＷＭ変換器電
源装置の主回路周波数ＦＭが変化すると第１図に示され
る様にＰＷＭ制御信号１００のＰＷＭ周波数ＦＰＷＭが
変化する。
以上説明した様にこの種の制御回路においては、主回路
周波数ＦＭが変動するとＰＷＭ周波数Ｆ ＩＩＷＭの変
動するので、ＰＶＶ’Ｍ周波数へＦＰＷＭの上昇により
主回路のスイッチング素子の損失が増大してその過熱ケ
招き、従ってそれを防止するための初期調整が必要とな
シ、またＰＷＭ周波数Ｆ ＰＷＭが震動すると主回路の
＾調波電流によシ共振減少が発生して磁気騒音が増大す
るという問題があった。
周波数ＦＭが変動するとＰＷＭ周波数Ｆ ＩＩＷＭの変
動するので、ＰＶＶ’Ｍ周波数へＦＰＷＭの上昇により
主回路のスイッチング素子の損失が増大してその過熱ケ
招き、従ってそれを防止するための初期調整が必要とな
シ、またＰＷＭ周波数Ｆ ＰＷＭが震動すると主回路の
＾調波電流によシ共振減少が発生して磁気騒音が増大す
るという問題があった。
さらにこの梅の装置では、交流を動機の低速（１０Ｈｚ
程度の１次周波数）で運転されている場合と＾速（５０
Ｈｚ程度の１次周波数）で運転されている場合とでＰＷ
Ｍ周波数１００ｔ−比較すると低速におけるＰＷＭ周波
数Ｆ’ ｐｗＭＯ方が３０パーセントから４０パーセン
トたけ高く、従ってＰＷＭ変換器電源装置の発生する最
大出力はＰＷＭ周波数ＦＰＷＭが尚くスイッチング素子
の損失が大きい低速域で決定されるので、従来の制御回
路にはＰＷＭ変換器電源装置が出力可能な容量を十分に
引き出すことができないという問題があった。
程度の１次周波数）で運転されている場合と＾速（５０
Ｈｚ程度の１次周波数）で運転されている場合とでＰＷ
Ｍ周波数１００ｔ−比較すると低速におけるＰＷＭ周波
数Ｆ’ ｐｗＭＯ方が３０パーセントから４０パーセン
トたけ高く、従ってＰＷＭ変換器電源装置の発生する最
大出力はＰＷＭ周波数ＦＰＷＭが尚くスイッチング素子
の損失が大きい低速域で決定されるので、従来の制御回
路にはＰＷＭ変換器電源装置が出力可能な容量を十分に
引き出すことができないという問題があった。
本発明は上記従来の課題に鑑みて為されたものでろり、
その目的は、主回路周波数ＦＭの変動に係わらすＰＷＭ
周波数ＦＰＷＭ’を常に一定に保持することができるＰ
ＷＭ変換器電源装置の制御回路を提供することにろる。
その目的は、主回路周波数ＦＭの変動に係わらすＰＷＭ
周波数ＦＰＷＭ’を常に一定に保持することができるＰ
ＷＭ変換器電源装置の制御回路を提供することにろる。
上記目的を達成するために本発明は、ＰＷＭ指令信号に
対するフィードバック信号の指令値を求め該指令偏差が
ヒステリシス＠全横切るときに出力を反転させる比較回
路を含み、該比較回路の出力によりＰＷＭ変換器電源装
置主回路の主スイッチング素子’ｉＰＷＭスイッチング
駆動するＰＷＭ変換器電源の制御回路において、前記比
較回路の出力周波数に基づき前記ヒステリシス幅を変化
させてＰＷＭ変換器電源装置王回路周波数に係わらず前
記比較回路の出力周波数を一定に保持するＰＷＭ周波数
保持ループを形成したこと全特徴とする。
対するフィードバック信号の指令値を求め該指令偏差が
ヒステリシス＠全横切るときに出力を反転させる比較回
路を含み、該比較回路の出力によりＰＷＭ変換器電源装
置主回路の主スイッチング素子’ｉＰＷＭスイッチング
駆動するＰＷＭ変換器電源の制御回路において、前記比
較回路の出力周波数に基づき前記ヒステリシス幅を変化
させてＰＷＭ変換器電源装置王回路周波数に係わらず前
記比較回路の出力周波数を一定に保持するＰＷＭ周波数
保持ループを形成したこと全特徴とする。
以下図面に基づいて本発明に係わるＰＷＭ変換器電源装
置の制御回路の好適な実施例を説明する。
置の制御回路の好適な実施例を説明する。
第２図には本発明が適用さ扛た制御回路１０゜そして制
御回路１０により制御される主回路１２を有するＰＷＭ
変換器電源装置が示され、本実施例ではこの主回路１２
から出力される駆動電流１０２によって交流電動機１４
が駆動される。
御回路１０により制御される主回路１２を有するＰＷＭ
変換器電源装置が示され、本実施例ではこの主回路１２
から出力される駆動電流１０２によって交流電動機１４
が駆動される。
上ｉ［２ＩＪＡ′１ｌＪＪＩｌｔ流１０２は電流検出器
１６にニジ検出され、その検出信号はフィードバック信
号１０４として制御回路１０に供給されている。この制
御回路１０にはＰＷＭ指令信号１０６が供給されており
、両信号１０４，１０６は比較回路１８に供給芒れる。
１６にニジ検出され、その検出信号はフィードバック信
号１０４として制御回路１０に供給されている。この制
御回路１０にはＰＷＭ指令信号１０６が供給されており
、両信号１０４，１０６は比較回路１８に供給芒れる。
前述した様にこの糧の制御回路１０においてはこの比較
回路１８のヒステリシス幅Ｖｔｕ’ｒ利用してＰＷＭ制
御信号１００が作成される。すなわち第３図に示されて
いる様に比較回路１８においては、上記フィードバック
信号１０４とＰＷＭ指令信号１０６は抵抗２０．２１−
介して比較され、この比較により得られ次指令信号１０
６に対するフィードバック信号１０４０指令偏差１０８
が求められる。そしてこの指令偏差１０８は、抵抗２６
．２８によシヒステリシス幅ＶＴＲが決定されている演
算増幅器２４の反転入力に供給される。
回路１８のヒステリシス幅Ｖｔｕ’ｒ利用してＰＷＭ制
御信号１００が作成される。すなわち第３図に示されて
いる様に比較回路１８においては、上記フィードバック
信号１０４とＰＷＭ指令信号１０６は抵抗２０．２１−
介して比較され、この比較により得られ次指令信号１０
６に対するフィードバック信号１０４０指令偏差１０８
が求められる。そしてこの指令偏差１０８は、抵抗２６
．２８によシヒステリシス幅ＶＴＲが決定されている演
算増幅器２４の反転入力に供給される。
なお抵抗２６は演算増幅器２４の出力と比反転入力との
間に接続され、また抵抗２８Ｆｉ演算増幅器２４の比反
転入力を接地している。
間に接続され、また抵抗２８Ｆｉ演算増幅器２４の比反
転入力を接地している。
この株にして構成された比較回路１８のヒステリンス幅
ＶＴＲと指令偏差１０８の大小関係により演算増幅器２
４の出力すなわち比較回路１８の出力が反転し、この槌
の制御回路１０では該比較回路１８の出力がＰＷＭ制御
信号１００として用いられる。
ＶＴＲと指令偏差１０８の大小関係により演算増幅器２
４の出力すなわち比較回路１８の出力が反転し、この槌
の制御回路１０では該比較回路１８の出力がＰＷＭ制御
信号１００として用いられる。
上記比較回路１８のＰＷＭ制御信号１００はゲートアン
プ３０Ｖｃ供給され、ゲートアンプ３０はこのＰＷＭ制
御信号１００に応じて主回路１２の主スイッチング素子
ｅＰＷＭスイッチング駆動することができる。
プ３０Ｖｃ供給され、ゲートアンプ３０はこのＰＷＭ制
御信号１００に応じて主回路１２の主スイッチング素子
ｅＰＷＭスイッチング駆動することができる。
以上の制御回路１０にニジ制御さｎる主回路１２は本実
施例では、交流電源から供給芒れた交流電流全直流電流
に変換するコンバータ３２とコンバータ３２から出力さ
れた直流電流を駆動電流１０？へ変換するＰＷＭインバ
ータ３４とから構成嘔れており、コンバータ３２はダイ
オード整流器３６、平滑コンデンサ３８から構成さ彊、
、ＰＷＭインバータ３４はその主スイツチング素子とし
てプリンジ接続された６個のＧＴＯ４０、各ＧＴＯ４０
に接続でれｆｃ、Ｎ流ダイオード４２から構成さｆして
いる。
施例では、交流電源から供給芒れた交流電流全直流電流
に変換するコンバータ３２とコンバータ３２から出力さ
れた直流電流を駆動電流１０？へ変換するＰＷＭインバ
ータ３４とから構成嘔れており、コンバータ３２はダイ
オード整流器３６、平滑コンデンサ３８から構成さ彊、
、ＰＷＭインバータ３４はその主スイツチング素子とし
てプリンジ接続された６個のＧＴＯ４０、各ＧＴＯ４０
に接続でれｆｃ、Ｎ流ダイオード４２から構成さｆして
いる。
前記ｐｗＭ制御信号１００によりゲートアンプ３０にて
得られたオンゲート信号１１０は上記ＰＷＭインバータ
３４のＰ９１０ＧＴＯ４０Ｐ、Ｎ側ＧＴＯ４ＯＮに供給
され、Ｇ’Ｉ’０４０Ｐ、４ＯＮはオンゲート信月１１
０によりターンオンすることができる。この様にＰＷＭ
制御信号１００によ＃）ＧＴ０４０Ｐ、４ＯＮへ供給さ
れるオンゲート信号１１０の供給比率が変化し、このと
きＰＷＭインバータ３４の出力電圧が正極性、負極性に
変化するので、交流電動機１４に供給される電圧はパル
ス幅制御される。筐たＰ側ＧＴＯ４０Ｆの導通時には駆
動電流１０２が増大し、Ｎ側ＧＴ０４ ＯＮの導通時に
はこれが減少するので、駆動電流１０２を同様にパルス
幅制御することができる。
得られたオンゲート信号１１０は上記ＰＷＭインバータ
３４のＰ９１０ＧＴＯ４０Ｐ、Ｎ側ＧＴＯ４ＯＮに供給
され、Ｇ’Ｉ’０４０Ｐ、４ＯＮはオンゲート信月１１
０によりターンオンすることができる。この様にＰＷＭ
制御信号１００によ＃）ＧＴ０４０Ｐ、４ＯＮへ供給さ
れるオンゲート信号１１０の供給比率が変化し、このと
きＰＷＭインバータ３４の出力電圧が正極性、負極性に
変化するので、交流電動機１４に供給される電圧はパル
ス幅制御される。筐たＰ側ＧＴＯ４０Ｆの導通時には駆
動電流１０２が増大し、Ｎ側ＧＴ０４ ＯＮの導通時に
はこれが減少するので、駆動電流１０２を同様にパルス
幅制御することができる。
以上の様にこの種の制御回路１０は比較回路１８のヒス
テリシス幅Ｖｔｕｋ利用してＰＷＭ制御侶−＠、１００
を得、奢れ音用いて主回路１２の主スイツチング素子（
本実施例ではＧＴＯ４０）のＰＷＭスイッチング駆動す
ることができる。
テリシス幅Ｖｔｕｋ利用してＰＷＭ制御侶−＠、１００
を得、奢れ音用いて主回路１２の主スイツチング素子（
本実施例ではＧＴＯ４０）のＰＷＭスイッチング駆動す
ることができる。
ここで前述した憶に本発明は、比較回路１８の出力周波
数に基づきヒステリシス幅ＶＴａ’ｉｉ７変化させるこ
とができるＰＷＭ周波数保持ループを形成したことを特
徴としており、このため本実施例におけるこのＰＷＭ周
波数保持ループは以千の様に構成されている。
数に基づきヒステリシス幅ＶＴａ’ｉｉ７変化させるこ
とができるＰＷＭ周波数保持ループを形成したことを特
徴としており、このため本実施例におけるこのＰＷＭ周
波数保持ループは以千の様に構成されている。
第２図、第３図において、前記ＰＷＭ制御信号１００は
単安定マルチバイブレータ４４に供給される。この単安
定マルチバイブレータ４４はＰＷＭ制御信号１００のパ
ルス立上りに同期した一定時間幅のパルス１１２に出力
することができ、これによりＰＷＭ制御信号１００の周
波数が検出される。
単安定マルチバイブレータ４４に供給される。この単安
定マルチバイブレータ４４はＰＷＭ制御信号１００のパ
ルス立上りに同期した一定時間幅のパルス１１２に出力
することができ、これによりＰＷＭ制御信号１００の周
波数が検出される。
上記単安定マルチバイブレータ４４から出力される周波
数検出パルス１１２は積分機能を有する増幅器４６へ供
給逼れ、基準周波数指令回路４８からこｎに入力妊扛る
基準周波数指令１１４と逆極性で入力される。増幅器４
６は指令１１４に対する周波数検出パルス１１２の変化
を求めて極性が相異なる補正指令１１６ａ、１１６ｂ’
ｅ出力す（９） ることができる。
数検出パルス１１２は積分機能を有する増幅器４６へ供
給逼れ、基準周波数指令回路４８からこｎに入力妊扛る
基準周波数指令１１４と逆極性で入力される。増幅器４
６は指令１１４に対する周波数検出パルス１１２の変化
を求めて極性が相異なる補正指令１１６ａ、１１６ｂ’
ｅ出力す（９） ることができる。
上記補正指令１１６ａ、１１６ｂは前記演算増幅器２４
に接続されたヒステリシス幅補正回路５０に供給される
。このヒステリシス幅補正回路５０は演算増幅器２４の
反転入力に逆並列接続さｎたダイオード５２．５４及び
これらダイオード５２．５４とｖｔ、：＊： ｍ幅器２
４の出力９１１１に接続サレ補正指令１１６ａ、１１６
ｂが供給される抵抗５６．５８から構成されており、補
正指令１１６に応じて抵抗２６’ｌｉ−介して演算増幅
器２４の非反転入力へ供給されるフィードバックｉｍ’
ｔ−変化させ、これにより前記ヒステリシス幅ＶＴａ’
！ｚ変化させることができる。すなわち本実施例では、
周波数恢出パルス１１２が示すＰＷＭ周波数Ｆ ＰＷＭ
が基準周波数指令１１４が示す基準周波数よシも低い場
合には演算増幅器２４のヒステリシス幅ＶＴＲが補正回
路５０により狭小補正され、筐たＰＷＭ周波数Ｆｐｗｙ
が基準周波数指令１１４の基準周波数よシも商い場合に
はヒステリシス幅Ｖｒｕ が拡大補正さｎ、この結果
ＰＷＭ周波数Ｆ ｐｗｙは基準（１０） 周波数指令１１４が示す基準周波数と等しくなる様に制
御ちれる。
に接続されたヒステリシス幅補正回路５０に供給される
。このヒステリシス幅補正回路５０は演算増幅器２４の
反転入力に逆並列接続さｎたダイオード５２．５４及び
これらダイオード５２．５４とｖｔ、：＊： ｍ幅器２
４の出力９１１１に接続サレ補正指令１１６ａ、１１６
ｂが供給される抵抗５６．５８から構成されており、補
正指令１１６に応じて抵抗２６’ｌｉ−介して演算増幅
器２４の非反転入力へ供給されるフィードバックｉｍ’
ｔ−変化させ、これにより前記ヒステリシス幅ＶＴａ’
！ｚ変化させることができる。すなわち本実施例では、
周波数恢出パルス１１２が示すＰＷＭ周波数Ｆ ＰＷＭ
が基準周波数指令１１４が示す基準周波数よシも低い場
合には演算増幅器２４のヒステリシス幅ＶＴＲが補正回
路５０により狭小補正され、筐たＰＷＭ周波数Ｆｐｗｙ
が基準周波数指令１１４の基準周波数よシも商い場合に
はヒステリシス幅Ｖｒｕ が拡大補正さｎ、この結果
ＰＷＭ周波数Ｆ ｐｗｙは基準（１０） 周波数指令１１４が示す基準周波数と等しくなる様に制
御ちれる。
この様にＰＷＭ周波数保持ループは比較回路１８のヒス
テリシス幅全補正してＰＷＭ周波数Ｆｐｗｙｋ基準周波
数指令１１４に対し６する周波数に保持することができ
る。
テリシス幅全補正してＰＷＭ周波数Ｆｐｗｙｋ基準周波
数指令１１４に対し６する周波数に保持することができ
る。
本発明の好適な実施例は以上の構成から成り、以下上の
作用を説明する。
作用を説明する。
ゲートアンプ３０のオンゲート信号１１０によりＧＴＯ
４０がＰＷＭスイッチング駆動され、ＰＷＭインバータ
３４から交流電動機１４へ駆動電流１０２が供給されて
交流電動機１４が駆動される。
４０がＰＷＭスイッチング駆動され、ＰＷＭインバータ
３４から交流電動機１４へ駆動電流１０２が供給されて
交流電動機１４が駆動される。
上記駆動電流１０２について電流検出器１６で得られた
フィードバック信号１０４は第４図（Ａ）に示される様
に短歯状波信号となシ、正弦波状のＩ）ＷＭ指令信号１
０６と比較回路１８において比＃夕さｆＬる。この比較
によって得られた指令偏差１０８がヒステリシス幅Ｖ
Ｔｕ’ｉ横切ることに演算増幅器２４の出力すなわち比
較回路１８のＰＷＭ（１１） 制御信号１００が第４図（Ｂ）に示される様に反転し、
このＰＷＭ制御信号１００により上記ＣＩＴＯ４０のＰ
ＷＭスインチ／グ駆動が行なわれる。すなわち、ＰＷＭ
制御信号１００が正極性である場合にはＧＴＯ４０Ｐが
導通して駆動電流１０２が櫂太し、指令偏差１０８がＶ
ＴＩＩを情勢ると演算増幅器２４から出力６れるＰＷＭ
制御信号１００が反転してＧＴ０４ＯＮが導通し、駆動
電流１０２が減少する。筐たさらに指令偏差１０８がＶ
Ｔ）Ｉを横切るとＰＷＭ制御信号１００が再製反転し、
同様の動作が繰り返される。
フィードバック信号１０４は第４図（Ａ）に示される様
に短歯状波信号となシ、正弦波状のＩ）ＷＭ指令信号１
０６と比較回路１８において比＃夕さｆＬる。この比較
によって得られた指令偏差１０８がヒステリシス幅Ｖ
Ｔｕ’ｉ横切ることに演算増幅器２４の出力すなわち比
較回路１８のＰＷＭ（１１） 制御信号１００が第４図（Ｂ）に示される様に反転し、
このＰＷＭ制御信号１００により上記ＣＩＴＯ４０のＰ
ＷＭスインチ／グ駆動が行なわれる。すなわち、ＰＷＭ
制御信号１００が正極性である場合にはＧＴＯ４０Ｐが
導通して駆動電流１０２が櫂太し、指令偏差１０８がＶ
ＴＩＩを情勢ると演算増幅器２４から出力６れるＰＷＭ
制御信号１００が反転してＧＴ０４ＯＮが導通し、駆動
電流１０２が減少する。筐たさらに指令偏差１０８がＶ
Ｔ）Ｉを横切るとＰＷＭ制御信号１００が再製反転し、
同様の動作が繰り返される。
この保にＰＷＭ制御信号１００の周波数はヒステリシス
幅ＶＴＨに反比例することが理解され、従って前記第（
１）式が成立することが確認される。
幅ＶＴＨに反比例することが理解され、従って前記第（
１）式が成立することが確認される。
以上のＰＷＭ制御動作が行なわれている際にＩ）ＷＭ刊
御信号１００の周波数が基準周波数指令１１４からはず
れた場合には、第４図（Ｃ）に示される様なＰＷＭ制御
信号１０００周波数に比例した周波数検出パルス１１２
及び基準周波数指令１１４が供給さｎる増幅器４６から
補正指令（１２） Ｌ１６ａ’Ｅたは１１６ｂが出力される。この補正指令
１１６ａまたは１１６ｂによりヒステリシス幅補正回路
５０は、抵抗２６を介して′ｒｆＬ真増幅益２４の比反
転入力に供給されるフィードバック量をこれらに応じて
変化させてＰＷＭ周波数Ｆｐｗｍが基準値より低いとき
にはヒステリシス幅Ｖ Ｔ Ｈｋ狭小化しまたＰＷＭ周
波数が基準値よりも商い場合にはヒステリシス幅ＶＴＲ
を拡大する株にと０１補正する。この結果、主回路周波
数Ｆ Ｍ −ＰｗｍＪｍ波数１１”ｐｗ＋４特性は第５
図に示される泳になる。
御信号１００の周波数が基準周波数指令１１４からはず
れた場合には、第４図（Ｃ）に示される様なＰＷＭ制御
信号１０００周波数に比例した周波数検出パルス１１２
及び基準周波数指令１１４が供給さｎる増幅器４６から
補正指令（１２） Ｌ１６ａ’Ｅたは１１６ｂが出力される。この補正指令
１１６ａまたは１１６ｂによりヒステリシス幅補正回路
５０は、抵抗２６を介して′ｒｆＬ真増幅益２４の比反
転入力に供給されるフィードバック量をこれらに応じて
変化させてＰＷＭ周波数Ｆｐｗｍが基準値より低いとき
にはヒステリシス幅Ｖ Ｔ Ｈｋ狭小化しまたＰＷＭ周
波数が基準値よりも商い場合にはヒステリシス幅ＶＴＲ
を拡大する株にと０１補正する。この結果、主回路周波
数Ｆ Ｍ −ＰｗｍＪｍ波数１１”ｐｗ＋４特性は第５
図に示される泳になる。
以上説明しへ様に本発明によれば、ＰＷＭ周波数保狩ル
ープの作用によってＰＷＭ割御伯号の周波数音一定に保
持することができる。
ープの作用によってＰＷＭ割御伯号の周波数音一定に保
持することができる。
なお上記実施例においてはＰＷＭインバータにより交流
’ｍ動機を駆動する場合について説明したが、上記ＰＷ
Ｍインバータか同様の構成であって交流を源に接続され
て交流／直流の変侠會行なうものこういても本発明に係
る制御回路會使用してＰＷＭ制御Ｉ （−Ｈ号の周波数
変動を防止することができる。
’ｍ動機を駆動する場合について説明したが、上記ＰＷ
Ｍインバータか同様の構成であって交流を源に接続され
て交流／直流の変侠會行なうものこういても本発明に係
る制御回路會使用してＰＷＭ制御Ｉ （−Ｈ号の周波数
変動を防止することができる。
（１３）
’Ｅｆｃ前記実施例でばＰＷＭ周波数ＦＰＷＭを基準周
波数に１尾して制御していたが、本発明ではＰＷＭ周波
数Ｆ ＰＷＭ ｋ所定の許容範囲内で一定に保持するこ
とも可能である。
波数に１尾して制御していたが、本発明ではＰＷＭ周波
数Ｆ ＰＷＭ ｋ所定の許容範囲内で一定に保持するこ
とも可能である。
第６図には本発明の好適な第２実施例が示されており、
前述第１実施例と同一部材には同一符号を付してそれら
の説明は省略する。
前述第１実施例と同一部材には同一符号を付してそれら
の説明は省略する。
本実施例におけるＰＷＭ周波数保持ループには、ＰＷＭ
制御信号１００が供給されるＦＶ変換器６０、Ｆ■変換
器６０の出力が供給されるＩＪ ミンタ醒圧制御回路６
２そして演算増幅器２４の反転入力と出力側に接続され
リミッタ電圧制御回路６２により制御さｎるリミッタ６
４が設けられている。
制御信号１００が供給されるＦＶ変換器６０、Ｆ■変換
器６０の出力が供給されるＩＪ ミンタ醒圧制御回路６
２そして演算増幅器２４の反転入力と出力側に接続され
リミッタ電圧制御回路６２により制御さｎるリミッタ６
４が設けられている。
上記ＦＶ変候器６０はＰＷＭ制御信号１００の周波数を
゛電圧に変換することができ、リミッタ電圧制御回路６
２はＦｖ変換器６０にょシミ圧に変換されたＰＷＭ周波
数ＦＰＷＭに応じてリミッタ６４の制限電圧全制御する
ことができる。そしてリミッタ６４はリミッタ電圧制御
回路６２によル（１４） 制御される制限電圧により比較回關１８のヒステリシス
幅Ｖ ＴＨｋ変化させることができる。
゛電圧に変換することができ、リミッタ電圧制御回路６
２はＦｖ変換器６０にょシミ圧に変換されたＰＷＭ周波
数ＦＰＷＭに応じてリミッタ６４の制限電圧全制御する
ことができる。そしてリミッタ６４はリミッタ電圧制御
回路６２によル（１４） 制御される制限電圧により比較回關１８のヒステリシス
幅Ｖ ＴＨｋ変化させることができる。
第６図実施例は以上の構成から成るので、主回路周波数
ＦＭ（交流電流機１４の一時周波数）が増加してＰＷＭ
Ｊｉ！ｉｔ波数が減少しようとするときに、ＦＶ変換器
６０の出力によってリミッタ電圧制御回路６２がリミツ
タ６４の制限電圧全変化させ、リミツタ６４が演算増幅
器２４のヒステリシス幅ＶＴａ’！ｉｌ：補正してＰＷ
Ｍ周波数ＦＰＷＭの低下が防止される。この様に本実施
例によってもＰＷＭ周波数Ｆ ＰＷＭ ｋ一定に保持す
ることができる。
ＦＭ（交流電流機１４の一時周波数）が増加してＰＷＭ
Ｊｉ！ｉｔ波数が減少しようとするときに、ＦＶ変換器
６０の出力によってリミッタ電圧制御回路６２がリミツ
タ６４の制限電圧全変化させ、リミツタ６４が演算増幅
器２４のヒステリシス幅ＶＴａ’！ｉｌ：補正してＰＷ
Ｍ周波数ＦＰＷＭの低下が防止される。この様に本実施
例によってもＰＷＭ周波数Ｆ ＰＷＭ ｋ一定に保持す
ることができる。
また上記リミッタ６４會２個設けてＰＷＭ周波数ＦＰＷ
Ｍの上限と下限を設定し、ＦＰＷＭ周波数の変動１１ｍ
’に所定範囲内に制限してこれを一定に保持することが
できる。
Ｍの上限と下限を設定し、ＦＰＷＭ周波数の変動１１ｍ
’に所定範囲内に制限してこれを一定に保持することが
できる。
以上説明した様に本発明によれば、ＰＷＭ周波数保持ル
ープにより比較ＩＰ！１Ｗｆｒのヒステリシス幅全主回
路の周波数に係わらず一定に保持することができるので
、主スイツチング素子の損失増大全防止してその加熱を
未然に押えることができる。
ープにより比較ＩＰ！１Ｗｆｒのヒステリシス幅全主回
路の周波数に係わらず一定に保持することができるので
、主スイツチング素子の損失増大全防止してその加熱を
未然に押えることができる。
（１５）
また本発明によれば、ＰＷＭ周波数が変動しないので駆
動電流の局調波分による共振現象を防ぐことができ、こ
のため共振現象による磁気騒音を最小限に抑制すること
ができる。
動電流の局調波分による共振現象を防ぐことができ、こ
のため共振現象による磁気騒音を最小限に抑制すること
ができる。
さらに本発明によれば、主回路周波数が高くなった場合
においてもＰＷＭ周波数を主回路周波数が低い場合のと
きと同様の値に保持することができるので、主スイツチ
ング素子として用いられるサイリスタ、ＧＴＯｌ トラ
ンジスタなどのスイッチング損失を一定とすることがで
き、この結果インバータの出力容菫全者しく増大させる
ことができる。
においてもＰＷＭ周波数を主回路周波数が低い場合のと
きと同様の値に保持することができるので、主スイツチ
ング素子として用いられるサイリスタ、ＧＴＯｌ トラ
ンジスタなどのスイッチング損失を一定とすることがで
き、この結果インバータの出力容菫全者しく増大させる
ことができる。
第１図は従来装置におけるＰＷＭ周波数と主回路周波数
との関係？示す特性図、第２図は本発明の好適な第１実
施例の構成図、第３図は同第１実施例の制御回路の具体
的構成図、第４図は第１実施例の動作を説明するための
各部波形図、第５図は第１実施例のＰＷＭ周波数と主回
路周波数との関係を示す特性図、第６図は本発明の好適
な第２（１６） 実施例の構成図である。 １０・・・制御回路、１２・・・主回路、１６・・・′
電流検出器、１８・・・比較回路、２０．２２・・・抵
抗、２４・・・演算増幅器、２６．２８・・・抵抗、４
４・・・単安定マルチバイブレーク、４６・・・増幅器
、４８・・・基準周波数指令回路、５０・・・ヒステリ
シス幅補正回路、５２．５４・・・ダイオード、５６．
５８・・・抵抗、１００・・・ＰＷＭ制御信号、１０４
・・・フィードバック信号、１０６・・・Ｐ’ＷＭ指令
信号、１０８・・・指令１婦差、１１２・・・周波数検
出パルス、１１４・・・基準周波数指令、１１６ａ、１
１６ｂ・・・補止指令、ＶＴＨ・・・ヒステリシス幅。 （１７）
との関係？示す特性図、第２図は本発明の好適な第１実
施例の構成図、第３図は同第１実施例の制御回路の具体
的構成図、第４図は第１実施例の動作を説明するための
各部波形図、第５図は第１実施例のＰＷＭ周波数と主回
路周波数との関係を示す特性図、第６図は本発明の好適
な第２（１６） 実施例の構成図である。 １０・・・制御回路、１２・・・主回路、１６・・・′
電流検出器、１８・・・比較回路、２０．２２・・・抵
抗、２４・・・演算増幅器、２６．２８・・・抵抗、４
４・・・単安定マルチバイブレーク、４６・・・増幅器
、４８・・・基準周波数指令回路、５０・・・ヒステリ
シス幅補正回路、５２．５４・・・ダイオード、５６．
５８・・・抵抗、１００・・・ＰＷＭ制御信号、１０４
・・・フィードバック信号、１０６・・・Ｐ’ＷＭ指令
信号、１０８・・・指令１婦差、１１２・・・周波数検
出パルス、１１４・・・基準周波数指令、１１６ａ、１
１６ｂ・・・補止指令、ＶＴＨ・・・ヒステリシス幅。 （１７）
Claims (1)
- １、ＰＷＭ指令信号に対するフィードバック信号の指令
偏差を求め該指令偏差がヒステリシス幅を横切るときに
出力を反転させる比較回路を含み、該比較回路の出力に
よりＰＷＭ変換器電源装置主回路の主スイッチング素子
ｋＰＷＭスイッチング駆動するＰＷＭ＆換器電源の制御
回路において、前記比較回路の出力周波数に基づき前記
ヒステリシス幅を変化させてＰＷＭ変換器電源装置主回
路周波数に係わらず前記比較回路の出力周波数１−一定
に保持するＰＷＭ周波周波荷保持ループ全形成ことを特
徴とするＰＷＭ変換器電源装置の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57024450A JPS58144575A (ja) | 1982-02-19 | 1982-02-19 | Ｐｗｍ変換器電源装置の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57024450A JPS58144575A (ja) | 1982-02-19 | 1982-02-19 | Ｐｗｍ変換器電源装置の制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58144575A true JPS58144575A (ja) | 1983-08-27 |
Family
ID=12138486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57024450A Pending JPS58144575A (ja) | 1982-02-19 | 1982-02-19 | Ｐｗｍ変換器電源装置の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58144575A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60156272A (ja) * | 1984-01-23 | 1985-08-16 | Toshiba Mach Co Ltd | Ｐｗｍインバータの制御方法 |
| WO1991012867A1 (en) * | 1990-02-28 | 1991-09-05 | The United States Of America, Represented By The Secretary, U.S. Department Of Commerce | Separation of rare earth elements with high-speed countercurrent chromatography |
| JPH0560283A (ja) * | 1991-08-27 | 1993-03-09 | Matsushita Electric Works Ltd | スプリンクラー用配管部品 |
| US6621256B2 (en) | 2000-05-03 | 2003-09-16 | Intersil Corporation | DC to DC converter method and circuitry |
| JP2007020262A (ja) * | 2005-07-06 | 2007-01-25 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
-
1982
- 1982-02-19 JP JP57024450A patent/JPS58144575A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60156272A (ja) * | 1984-01-23 | 1985-08-16 | Toshiba Mach Co Ltd | Ｐｗｍインバータの制御方法 |
| JPH065990B2 (ja) * | 1984-01-23 | 1994-01-19 | 東芝機械株式会社 | Ｐｗｍインバータの制御方法 |
| WO1991012867A1 (en) * | 1990-02-28 | 1991-09-05 | The United States Of America, Represented By The Secretary, U.S. Department Of Commerce | Separation of rare earth elements with high-speed countercurrent chromatography |
| JPH0560283A (ja) * | 1991-08-27 | 1993-03-09 | Matsushita Electric Works Ltd | スプリンクラー用配管部品 |
| US6621256B2 (en) | 2000-05-03 | 2003-09-16 | Intersil Corporation | DC to DC converter method and circuitry |
| JP2007020262A (ja) * | 2005-07-06 | 2007-01-25 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940007716B1 (ko) | 연속전류 제어형 p.f.c 회로 | |
| JPH0313837B2 (ja) | ||
| JPS6022490A (ja) | Ｐｗｍインバ−タの制御装置 | |
| JPS58144575A (ja) | Ｐｗｍ変換器電源装置の制御回路 | |
| JPH09168278A (ja) | フルブリッジ形スイッチングレギュレータの偏磁防止回路 | |
| US5625538A (en) | High power factor power-supply system | |
| JPS60128884A (ja) | エレベ−タの速度制御装置 | |
| JPH0984385A (ja) | モータ制御装置 | |
| AU612019B2 (en) | Pwm inverter control unit | |
| JP3206866B2 (ja) | インバータのデッドタイム補償方法 | |
| JPS5815492A (ja) | パルス幅制御変換器の制御方法 | |
| JPH05176594A (ja) | 誘導電動機用インバータ装置 | |
| JPH0646568A (ja) | 電力変換装置 | |
| JPS5914366A (ja) | パルス幅変調インバ−タの制御方法 | |
| JPH0216862Y2 (ja) | ||
| JPH055835Y2 (ja) | ||
| JP3268108B2 (ja) | 車両用電源装置の制御装置 | |
| JPH0422670B2 (ja) | ||
| JPH0746072Y2 (ja) | インバ−タの出力電圧補償回路 | |
| JPS62268395A (ja) | 交流電動機給電用３相インバ−タの制御電圧を制御する方法及び装置 | |
| JP3590175B2 (ja) | Ｐｗｍコンバ−タ | |
| JPH0326033B2 (ja) | ||
| JPS58218872A (ja) | Ｐｗｍ変換器の制御方法 | |
| JPS5941175A (ja) | 周波数変換装置の制御装置 | |
| GB1569773A (en) | D.c. voltage transformer |