JPS5914366A - パルス幅変調インバ−タの制御方法 - Google Patents
パルス幅変調インバ−タの制御方法Info
- Publication number
- JPS5914366A JPS5914366A JP57122062A JP12206282A JPS5914366A JP S5914366 A JPS5914366 A JP S5914366A JP 57122062 A JP57122062 A JP 57122062A JP 12206282 A JP12206282 A JP 12206282A JP S5914366 A JPS5914366 A JP S5914366A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- current
- output current
- output
- hysteresis width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパルス幅変調インバータの制御方法に係シ、特
に、インバータ出力電流と電流指令とを比較する電流比
較型パルス幅変調（以下ＰＷＭと称する）インバータの
制御を行なうの罠好適なＰＷＭインバータの制御方法に
関する。
に、インバータ出力電流と電流指令とを比較する電流比
較型パルス幅変調（以下ＰＷＭと称する）インバータの
制御を行なうの罠好適なＰＷＭインバータの制御方法に
関する。
電流比較型ＰＷＭインバータにおいて、インバータの出
力電流とこの出力電流を制御するための電流指令とを比
較し、両者の偏差値が、所定のヒステリシス幅を有する
設定値を越える毎に前記比較出力の極性を反転させて前
記インバータのインバータ回路を構成するスイッチング
素子に与えてその導通を制御し、前記インバータ出力か
らＰＷＭされた信号を出力させる制御方法が知られてい
る。この方法は、インバータ出力電流を電流指令に対し
所定偏差値内に制御するようにされているため、この偏
差に関係して出力電流に制御誤差が生じることがある。
力電流とこの出力電流を制御するための電流指令とを比
較し、両者の偏差値が、所定のヒステリシス幅を有する
設定値を越える毎に前記比較出力の極性を反転させて前
記インバータのインバータ回路を構成するスイッチング
素子に与えてその導通を制御し、前記インバータ出力か
らＰＷＭされた信号を出力させる制御方法が知られてい
る。この方法は、インバータ出力電流を電流指令に対し
所定偏差値内に制御するようにされているため、この偏
差に関係して出力電流に制御誤差が生じることがある。
そのため、インバータ出力電流と電流指令との制御誤差
において高い精度のものが要求されるものにおいては問
題がめった。特にインバータ出力電流が小さい場合は、
前記偏差値とインバータ出力電流の相対値が増加するた
め前記制御精度が出力′電流が大きい場合よシも低下す
る。そのため、前記の制御方法によってインバータを制
卸して交流電動機を運転する場合には精度のよいトルク
制御ができないという場合があった。
において高い精度のものが要求されるものにおいては問
題がめった。特にインバータ出力電流が小さい場合は、
前記偏差値とインバータ出力電流の相対値が増加するた
め前記制御精度が出力′電流が大きい場合よシも低下す
る。そのため、前記の制御方法によってインバータを制
卸して交流電動機を運転する場合には精度のよいトルク
制御ができないという場合があった。
なお、前記ヒステリシス幅を狭くしてインバ−タ出力電
流を小さな偏差値内に制御するようにすれば前記制御Ｎ
度の向上は図れるが、−ヒステリシス幅を常に狭くして
おくと、ＰＷＭ周波数が上昇しインバータのインバータ
回路を構成するスイッチング素子のスイッチング損失が
増加しインノ（−タの信頼性が低下する恐れがある。
流を小さな偏差値内に制御するようにすれば前記制御Ｎ
度の向上は図れるが、−ヒステリシス幅を常に狭くして
おくと、ＰＷＭ周波数が上昇しインバータのインバータ
回路を構成するスイッチング素子のスイッチング損失が
増加しインノ（−タの信頼性が低下する恐れがある。
本発明は前記線順に鑑み成されたものであり、その目的
は、電流比較型インバータの電流制御精度の向上が図れ
るＰＷＭインバータの制御方法を提供することにある。
は、電流比較型インバータの電流制御精度の向上が図れ
るＰＷＭインバータの制御方法を提供することにある。
前記目的を達成するために本発明は、インノ（−タの出
力電流とこの出力電流を制御するための電流指令とを比
較し、両者の偏差値が所定のヒステリシス幅を有する設
定値を越える毎に前記比較出力の極性を反転させて前記
インバータのイン／り一夕回路を構成するスイッチング
素子に与えてその導通を制御し、前記インバータ出力か
らＰＷＭされた信号を出力させるＰＷＭインバータの制
御方法において、前記インバータの出力電流の大きさに
応じて前記設定値のヒステリシス幅を変化させるようＫ
したことを特徴とする。
力電流とこの出力電流を制御するための電流指令とを比
較し、両者の偏差値が所定のヒステリシス幅を有する設
定値を越える毎に前記比較出力の極性を反転させて前記
インバータのイン／り一夕回路を構成するスイッチング
素子に与えてその導通を制御し、前記インバータ出力か
らＰＷＭされた信号を出力させるＰＷＭインバータの制
御方法において、前記インバータの出力電流の大きさに
応じて前記設定値のヒステリシス幅を変化させるようＫ
したことを特徴とする。
以下、図面に基づいて本発明の好適な実施例を説明する
。
。
第１図には１本発明の好適な実施例であって、三相交流
電動機を運転する場合の構成図が示されている。
電動機を運転する場合の構成図が示されている。
本実施例におけるインバータ２は、ゲートターンオフサ
イリスタからなるスイッチング素子４〜１４、ダイオー
ド１６〜２６が夫々ブリッジ接続されて構成されている
。このインバータ２には、交流を直流に変換するダイオ
ード整流器３０の出力信号全平滑コンデンサ３２によっ
て平滑された信号が供給される。インバータ２の出力電
流は交流電動機３４に供給される。
イリスタからなるスイッチング素子４〜１４、ダイオー
ド１６〜２６が夫々ブリッジ接続されて構成されている
。このインバータ２には、交流を直流に変換するダイオ
ード整流器３０の出力信号全平滑コンデンサ３２によっ
て平滑された信号が供給される。インバータ２の出力電
流は交流電動機３４に供給される。
又、インバータ２を制御するために、ゲートアップ４０
．比較器４２．ヒステリシス幅変災回路４４、乗算器４
６、発振器４８１％、流検出器５０が設けられている。
．比較器４２．ヒステリシス幅変災回路４４、乗算器４
６、発振器４８１％、流検出器５０が設けられている。
なお、本実施例においてｔよ、前記機器はスイッチング
素子４，１０を制御するものだけ示しであるが、他のス
イッチング素子についても同様のもので制御される。
素子４，１０を制御するものだけ示しであるが、他のス
イッチング素子についても同様のもので制御される。
乗算器４６はインバータ２の出力電流の大きさを指令す
る電流指令１００とインバータ２の出力周波数を制御す
るための信号を出力する発振器４８からの信号を乗算し
、正弦波の指令信号ｉ。
る電流指令１００とインバータ２の出力周波数を制御す
るための信号を出力する発振器４８からの信号を乗算し
、正弦波の指令信号ｉ。
を比較器４２に供給する。又比較器４２には電流検出器
５０に↓るインバータ２の出力電流ｉが供給される。比
較器４２は所定のヒステリシス幅を有する比較器であっ
て、指令信号Ｉ、と出力電流ｉとを比較し両者の偏差値
が前記ヒステリシス幅を有する設定値を越える毎に極性
が反転する比較信号をゲートアンプ４０に供給する。ゲ
ートアンプ４０は比較器４２の比較出力に基づいたゲー
ト信号をスイッチング素子４，１０のゲートに供給する
。スイッチング素子４．１０はゲート信号によりその導
通が制御されＰＷＭ変調された信号がインバータ２の出
力電流として交流電動機３４に供給される。即ち、スイ
ッチング素子４，１０は比、＠器４２の比較出力によっ
てその導通が制御される。この関係を第２図の（ａ）、
（、ｂ）に基づいて説明する。
５０に↓るインバータ２の出力電流ｉが供給される。比
較器４２は所定のヒステリシス幅を有する比較器であっ
て、指令信号Ｉ、と出力電流ｉとを比較し両者の偏差値
が前記ヒステリシス幅を有する設定値を越える毎に極性
が反転する比較信号をゲートアンプ４０に供給する。ゲ
ートアンプ４０は比較器４２の比較出力に基づいたゲー
ト信号をスイッチング素子４，１０のゲートに供給する
。スイッチング素子４．１０はゲート信号によりその導
通が制御されＰＷＭ変調された信号がインバータ２の出
力電流として交流電動機３４に供給される。即ち、スイ
ッチング素子４，１０は比、＠器４２の比較出力によっ
てその導通が制御される。この関係を第２図の（ａ）、
（、ｂ）に基づいて説明する。
即ち、比較器４２は出力電流ｉと指令信号ｉ。
とを比較し、これらの偏差値が比較器４２に設定されて
いるヒステリシス幅±Δｉを越える毎に極性が反転する
信号を出力する。そして比較器４２の出力が正極性であ
る場合にはスイッチング素子４が導通し出力電流ｉが増
加する。この出力電流ｉが＋Δｉを越えると比較器４２
の出力の極性が反転しスイッチング素子１０が導通し出
力電流ｉは減少する。そして出力電流ｉが一Δｉを越え
て減少すれば比較器４２の出力の極性が反転し再びスイ
ッチング素子４が導通する。このような動作を繰υ返す
ことによりインバータ２の出力電流は電流指令１００に
対し所定の偏差値内に制御される。
いるヒステリシス幅±Δｉを越える毎に極性が反転する
信号を出力する。そして比較器４２の出力が正極性であ
る場合にはスイッチング素子４が導通し出力電流ｉが増
加する。この出力電流ｉが＋Δｉを越えると比較器４２
の出力の極性が反転しスイッチング素子１０が導通し出
力電流ｉは減少する。そして出力電流ｉが一Δｉを越え
て減少すれば比較器４２の出力の極性が反転し再びスイ
ッチング素子４が導通する。このような動作を繰υ返す
ことによりインバータ２の出力電流は電流指令１００に
対し所定の偏差値内に制御される。
しかし、比較器４２のヒステリシス幅を一定にしておく
と、特に出力電流が小さい場合にはインバーク２の出力
電流／電流指令に対する制御精読がヒステリシス１鳴／
出力を流の大きさの比に関係して増大する。
と、特に出力電流が小さい場合にはインバーク２の出力
電流／電流指令に対する制御精読がヒステリシス１鳴／
出力を流の大きさの比に関係して増大する。
そこで、本実施例においては、ヒステリシス幅変更回路
４４によって、出力電流が小さい場合には比較器４２の
ヒステリシス幅を小さくし、出力電流が大きい場合には
比較器４２のヒステリシス幅を大きくするようにしてい
る。このヒステリシス幅変更回路４４の具体的構成が第
３図に示されている。
４４によって、出力電流が小さい場合には比較器４２の
ヒステリシス幅を小さくし、出力電流が大きい場合には
比較器４２のヒステリシス幅を大きくするようにしてい
る。このヒステリシス幅変更回路４４の具体的構成が第
３図に示されている。
図において、ヒステリシス幅変更回路４４は絶対値回路
５０．基底分指令回路５２．増幅器５４から構成され゛
〔いる。絶対値回路５０は電流指令１００の大きさを検
出し、検出出力を基底分指令回路５２を介して増巾器５
４に供給する。増巾器５４は絶対値回路５０の出力信号
に応じた極性が相異なる信号を比較器４２に供給する。
５０．基底分指令回路５２．増幅器５４から構成され゛
〔いる。絶対値回路５０は電流指令１００の大きさを検
出し、検出出力を基底分指令回路５２を介して増巾器５
４に供給する。増巾器５４は絶対値回路５０の出力信号
に応じた極性が相異なる信号を比較器４２に供給する。
基底分指令回路５２は絶対値回路５０の出力信号が低出
力となった場合においても増巾器５４から所定値以上の
出力信号が得られるようにするために設けられたもので
ある。、。
力となった場合においても増巾器５４から所定値以上の
出力信号が得られるようにするために設けられたもので
ある。、。
このように構成されたヒステリシス幅変更回路４４の極
性が相異なる２つの出力信号が比較器４２に供給される
と、比較器４２のヒステリシス特性を設定するための抵
抗６０によるフィードバック量が増巾器５４の出力信号
に応じて変化し、比較器４２のヒステリシス幅が変わる
。このヒステリシス幅の変化は増巾器５４の出力電流が
小さい場合には小さくなシ、増巾器５４の出力電流が大
きくなる場合には大きくなる。
性が相異なる２つの出力信号が比較器４２に供給される
と、比較器４２のヒステリシス特性を設定するための抵
抗６０によるフィードバック量が増巾器５４の出力信号
に応じて変化し、比較器４２のヒステリシス幅が変わる
。このヒステリシス幅の変化は増巾器５４の出力電流が
小さい場合には小さくなシ、増巾器５４の出力電流が大
きくなる場合には大きくなる。
このように本実施例によればインバータの出力電流が小
さい場合における電流制御精度の低下を防止することが
できる。
さい場合における電流制御精度の低下を防止することが
できる。
又本実施例においてはインバータの出力電流に応じてヒ
ステリシス幅を変化させているので、スイッチング損失
が増加するのを防止することができる。
ステリシス幅を変化させているので、スイッチング損失
が増加するのを防止することができる。
又前記実施例においては電流に応じ連続的にヒステリシ
ス幅を変化させるものについて述べたが、電流に応じ段
階的にあるいはある関数関係に従い変化させるようにし
ても前記実施例と同様の効果が得られる。
ス幅を変化させるものについて述べたが、電流に応じ段
階的にあるいはある関数関係に従い変化させるようにし
ても前記実施例と同様の効果が得られる。
以上説明したように本発明によれば、電流比較型ＰＷＭ
インバータを制御する場合の電流制御精度の向上が図れ
るという優れた効果がある。
インバータを制御する場合の電流制御精度の向上が図れ
るという優れた効果がある。
第１図は本発明の一実施例を示す構成図、第２図は第１
図に示すインバータの作用を説明するための図、第３図
は第１図に示すヒステリシス幅変更回路の具体的構成を
説明するための構成図である。
図に示すインバータの作用を説明するための図、第３図
は第１図に示すヒステリシス幅変更回路の具体的構成を
説明するための構成図である。
Claims (1)
- １、 インバータの出力電流とこの出力電流を制御する
ための電流指令とを比較し、両者の偏差値が、所定のヒ
ステリシス幅を有する設定値を越える毎に前記比較出力
の極性を反転させて前記インバータのインバータ回路を
構成するスイッチング素子に与えてその導通を制御し、
前記インバータ出力からパルス幅変謂された信号を出力
させるパルス幅変調インバータの制御方法において、前
記インバータの出力電流の大きさに応じて前記設定値の
ヒステリシス幅を変化させることを特徴とするパルス幅
変調インバータの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57122062A JPS5914366A (ja) | 1982-07-15 | 1982-07-15 | パルス幅変調インバ−タの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57122062A JPS5914366A (ja) | 1982-07-15 | 1982-07-15 | パルス幅変調インバ−タの制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5914366A true JPS5914366A (ja) | 1984-01-25 |
Family
ID=14826675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57122062A Pending JPS5914366A (ja) | 1982-07-15 | 1982-07-15 | パルス幅変調インバ−タの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914366A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61266075A (ja) * | 1985-05-20 | 1986-11-25 | Yaskawa Electric Mfg Co Ltd | Ｐｗｍ電流制御回路 |
| EP0541253A2 (en) * | 1991-11-04 | 1993-05-12 | Ford Motor Company Limited | Current mode hysteresis controller for pulse width modulated inverter |
| EP0625821A3 (de) * | 1993-05-21 | 1995-05-17 | Heidelberger Druckmasch Ag | Schaltungsanordnung für eine induktive Last. |
| JP2007184998A (ja) * | 2005-12-29 | 2007-07-19 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
-
1982
- 1982-07-15 JP JP57122062A patent/JPS5914366A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61266075A (ja) * | 1985-05-20 | 1986-11-25 | Yaskawa Electric Mfg Co Ltd | Ｐｗｍ電流制御回路 |
| EP0541253A2 (en) * | 1991-11-04 | 1993-05-12 | Ford Motor Company Limited | Current mode hysteresis controller for pulse width modulated inverter |
| EP0625821A3 (de) * | 1993-05-21 | 1995-05-17 | Heidelberger Druckmasch Ag | Schaltungsanordnung für eine induktive Last. |
| JP2007184998A (ja) * | 2005-12-29 | 2007-07-19 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4354223A (en) | Step-up/step down chopper | |
| US4825144A (en) | Dual channel current mode switching regulator | |
| US4459529A (en) | Power factor control circuit for AC motors | |
| US4626979A (en) | Anticipatory feedback technique for pulse width modulated power supply | |
| JPH0634594B2 (ja) | 電圧形インバ−タ | |
| JPS61154495A (ja) | 直流モ−タの駆動制御装置 | |
| US3418557A (en) | Voltage control system involving timed energization of a pair of power handling transistors | |
| US5047914A (en) | Current controlled inverter | |
| JPS6115669B2 (ja) | ||
| US4358730A (en) | AC Power control circuit | |
| JPH0126273B2 (ja) | ||
| JPS5914366A (ja) | パルス幅変調インバ−タの制御方法 | |
| US4247890A (en) | Reversible inverter system having improved control scheme | |
| JPH0350509B2 (ja) | ||
| US5489833A (en) | Three-phase electronic inverter for variable speed motor | |
| JPH065990B2 (ja) | Ｐｗｍインバータの制御方法 | |
| JPH02146963A (ja) | 電圧型ｐｗｍインバータの制御装置 | |
| US3305759A (en) | Oscillator | |
| EP0081302B1 (en) | Series resonant inverter with integrating feedback control loop | |
| JPS6469265A (en) | Controlling circuit for converter | |
| JPH0446073B2 (ja) | ||
| JPH01164273A (ja) | 整流装置 | |
| JPS60134780A (ja) | 正弦波ｐｗｍ制御のトランジスタインバ−タ | |
| JPS58218872A (ja) | Ｐｗｍ変換器の制御方法 | |
| JPH05137365A (ja) | 直流制動方式 |