JPH01164273A - 整流装置 - Google Patents
整流装置Info
- Publication number
- JPH01164273A JPH01164273A JP32476487A JP32476487A JPH01164273A JP H01164273 A JPH01164273 A JP H01164273A JP 32476487 A JP32476487 A JP 32476487A JP 32476487 A JP32476487 A JP 32476487A JP H01164273 A JPH01164273 A JP H01164273A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- semiconductor switching
- transistor
- period
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000010304 firing Methods 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 abstract 2
- 230000001276 controlling effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は交流を直流に変換する整流装置、特に、入力
電流を正弦波制御可能な整流装置に関する。
電流を正弦波制御可能な整流装置に関する。
（従来の技術）
第４図は、昭和４１年電気学会全国大会講演論文集１）
ｈ４９６号に示されたこの種の整流装置の回路図である
。図において、１は交流電源、２はリアクトル、３〜６
はダイオードであって、ダイオード整流回路Ａを構成し
ている。７はトランジスタ、８はダイオード、９はコン
デンサ、１０は負荷である。
ｈ４９６号に示されたこの種の整流装置の回路図である
。図において、１は交流電源、２はリアクトル、３〜６
はダイオードであって、ダイオード整流回路Ａを構成し
ている。７はトランジスタ、８はダイオード、９はコン
デンサ、１０は負荷である。
次に、この整流装置の動作を第５図および第６図の波形
図を参照して、入力電流を正弦波基準電流（交流電源電
圧と同位相の正弦波電流）に近づける場合について説明
する。
図を参照して、入力電流を正弦波基準電流（交流電源電
圧と同位相の正弦波電流）に近づける場合について説明
する。
第５図の時刻Ｔ、において、トランジスタ７をオンする
と、リアクトル２には交流電源１の交流電圧ｖｓが印加
され、入力電流ｉ、が増大する。
と、リアクトル２には交流電源１の交流電圧ｖｓが印加
され、入力電流ｉ、が増大する。
時刻Ｔ２において、トランジスタ７をオフすると、ダイ
オード８がオンするので、リアクトル２にはコンデンサ
９の電圧ＶＤと交流電圧■、との差が印加される。Ｖｏ
（ｌＶｓｌ の最大値）〉０となる゛ように選
べば、リアクトル２には負の電圧が印加され、入力電流
ｉ、は減少する。従って、トランジスタ７のオン期間を
制御することにより入力電流ｉ、を力率＝１の基準電流
ｉ １）ＥＦに追従させることができる。
オード８がオンするので、リアクトル２にはコンデンサ
９の電圧ＶＤと交流電圧■、との差が印加される。Ｖｏ
（ｌＶｓｌ の最大値）〉０となる゛ように選
べば、リアクトル２には負の電圧が印加され、入力電流
ｉ、は減少する。従って、トランジスタ７のオン期間を
制御することにより入力電流ｉ、を力率＝１の基準電流
ｉ １）ＥＦに追従させることができる。
しかしながら、第４図の装置では、起動時のコンデンサ
９の電圧ＶＤが低く、例えば、■、＝０で、交流電圧ｖ
ｓが大きい第６図の時刻Ｔ４の時点等に、交流電源１が
投入されると、リアクトル２−ダイオード５−ダイオー
ド８−コンデンサ９−ダイオード４を通して大きな波高
値の突入電流が流入するとともにコンデンサ９の電圧Ｖ
Ｄも上昇する。最悪の場合の電圧ＶＤと入力電流ｉ３の
ピーク値は、入力電圧Ｖｓ ＝１’Ｖｓ ｓ ｉ ｒｌ
ωｔ、リアクトル２のインダクタンスをＬ３、コンデ
ンサ９の静容量をＣ８とすると、 コンデンサ電圧■。の最大値： ２ ｆｉＶ ｓとなる
。
９の電圧ＶＤが低く、例えば、■、＝０で、交流電圧ｖ
ｓが大きい第６図の時刻Ｔ４の時点等に、交流電源１が
投入されると、リアクトル２−ダイオード５−ダイオー
ド８−コンデンサ９−ダイオード４を通して大きな波高
値の突入電流が流入するとともにコンデンサ９の電圧Ｖ
Ｄも上昇する。最悪の場合の電圧ＶＤと入力電流ｉ３の
ピーク値は、入力電圧Ｖｓ ＝１’Ｖｓ ｓ ｉ ｒｌ
ωｔ、リアクトル２のインダクタンスをＬ３、コンデ
ンサ９の静容量をＣ８とすると、 コンデンサ電圧■。の最大値： ２ ｆｉＶ ｓとなる
。
このように、従来の整流装置では、交流電源投入時、そ
の投入タイミングによっては、大きな突入電流が流入す
るので、整流回路のダイオード３〜６として、必要以上
に大きい定格容量のダイオードを使用する必要がある上
、リアクトル２として大きなピーク電流が流れても飽和
しないリアクトルを選定する必要があり、装置が高価に
なるだけでなく大形化するという問題があった。勿論、
初期充電回路を設ければ上記問題を解消することはでき
るが、回路構成が複雑になるととにもに、やはり大形す
る。
の投入タイミングによっては、大きな突入電流が流入す
るので、整流回路のダイオード３〜６として、必要以上
に大きい定格容量のダイオードを使用する必要がある上
、リアクトル２として大きなピーク電流が流れても飽和
しないリアクトルを選定する必要があり、装置が高価に
なるだけでなく大形化するという問題があった。勿論、
初期充電回路を設ければ上記問題を解消することはでき
るが、回路構成が複雑になるととにもに、やはり大形す
る。
この発明は上記問題を解消するためになされたもので、
起動時の突入電流を抑制することができ、従来に比して
安価にすることができる整流装置を提供することを目的
とする。
起動時の突入電流を抑制することができ、従来に比して
安価にすることができる整流装置を提供することを目的
とする。
この発明は上記目的を達成するため、整流回路を、第１
及び第２の半導体スイッチング素子の直列回路と逆並列
ダイオードを有する第３及び第４の半導体スイッチング
素子の直列回路を並列に接続して構成し、上記第１及び
第２の半導体スイッチング素子は交流電源の負及び正の
半サイクル時にそれぞれオンされ、該オン期間中、該半
導体スイッチング素子と同極に接続された上記逆並列ダ
イオードを有する半導体スイッチング素子がオン・オフ
駆動され該オン期間が制御される構成としたものである
。
及び第２の半導体スイッチング素子の直列回路と逆並列
ダイオードを有する第３及び第４の半導体スイッチング
素子の直列回路を並列に接続して構成し、上記第１及び
第２の半導体スイッチング素子は交流電源の負及び正の
半サイクル時にそれぞれオンされ、該オン期間中、該半
導体スイッチング素子と同極に接続された上記逆並列ダ
イオードを有する半導体スイッチング素子がオン・オフ
駆動され該オン期間が制御される構成としたものである
。
この発明では、起動時に、第１及び第２の半導体スイッ
チング素子の点弧位相を１８０度から０度へ進ませるこ
とにより、交流電圧とコンデンサの電圧との差が大きく
ならないようにして起動を完了することができるので、
起動期間中の突入電流を抑制することができる。
チング素子の点弧位相を１８０度から０度へ進ませるこ
とにより、交流電圧とコンデンサの電圧との差が大きく
ならないようにして起動を完了することができるので、
起動期間中の突入電流を抑制することができる。
以下、この発明の一実施例を図について説明する。
第１図において、１）．１２はサイリスク、１３．１４
はトランジスタ、１３ａ、１４ａはダイオードであって
、整流回路Ａを構成している。
はトランジスタ、１３ａ、１４ａはダイオードであって
、整流回路Ａを構成している。
他の構成は前記ダイオード８を有しない点において前記
第４図のものと異なり、第４図のものと同一構成要素に
は同一符号を付して示しである。 −次に、この
装置の動作を第２図の波形図を参照して説明する。
第４図のものと異なり、第４図のものと同一構成要素に
は同一符号を付して示しである。 −次に、この
装置の動作を第２図の波形図を参照して説明する。
交流電源１の交流電圧Ｖ、−２Ｖｓｓｉｎωｔと位相が
等しい正弦波基準電流ｉ ｎｔｖに入力電流ｌ、を追随
させる場合について説明する。
等しい正弦波基準電流ｉ ｎｔｖに入力電流ｌ、を追随
させる場合について説明する。
交流電圧Ｖ、の正の半サイクルにおいてはサイリスタ１
２をオンさせた状態で、トランジスタ１４をオン・オフ
させる。即ち、 （１）サイリスタ１２がオン、トランジスタ１４がオン
の期間（時刻Ｔ１〜Ｔ２） 入力電流ｉ５はリアクトル２−トランジスタ１４−サイ
リスタ１２を通って流れ、リアクトル２に印加される電
圧■、はＶ、となり、時刻Ｔ。
２をオンさせた状態で、トランジスタ１４をオン・オフ
させる。即ち、 （１）サイリスタ１２がオン、トランジスタ１４がオン
の期間（時刻Ｔ１〜Ｔ２） 入力電流ｉ５はリアクトル２−トランジスタ１４−サイ
リスタ１２を通って流れ、リアクトル２に印加される電
圧■、はＶ、となり、時刻Ｔ。
からＴ２期間に入力電流ｉ１は、
だけ増加する。
（２）サイリスタ１２がオン、トランジスタ１４がオフ
の期間（時刻Ｔ２〜Ｔ３） 入力電流ｉ、はりアクドル２−ダイオード１３ａ−コン
デンサ９と負荷１０の並列回路−サイリスタ１２を通っ
て流れ、リアクトル２に印加される電圧■、は（Ｖｓ
Ｖｏ ）＜Ｑとなり、時刻Ｔ２からＴ３の期間に入力
電流ｌ、は、だけ減少する。
の期間（時刻Ｔ２〜Ｔ３） 入力電流ｉ、はりアクドル２−ダイオード１３ａ−コン
デンサ９と負荷１０の並列回路−サイリスタ１２を通っ
て流れ、リアクトル２に印加される電圧■、は（Ｖｓ
Ｖｏ ）＜Ｑとなり、時刻Ｔ２からＴ３の期間に入力
電流ｌ、は、だけ減少する。
上記＋１）と（２）の説明から、交流電圧Ｖ、の正の半
サイクルにおいて、サイリスタ１２をオンさせた状態で
、トランジスタ１４をオン・オフさせた場合、該トラン
ジスタ１４のオン期間を調整することにより、入力電流
ｉ、を増減することができる。負の半サイクルにおいて
は、サイリスタ１）をオンさせた状態で、トランジスタ
１３をオン・オフさせ、そのオン期間を調整することに
より、同様に、入力電流ｌ、を増減することができる。
サイクルにおいて、サイリスタ１２をオンさせた状態で
、トランジスタ１４をオン・オフさせた場合、該トラン
ジスタ１４のオン期間を調整することにより、入力電流
ｉ、を増減することができる。負の半サイクルにおいて
は、サイリスタ１）をオンさせた状態で、トランジスタ
１３をオン・オフさせ、そのオン期間を調整することに
より、同様に、入力電流ｌ、を増減することができる。
従って、交流電圧ｖ３の正の半サイクル、負の半サイク
ルにトランジスタ１４、トランジスタ１３のオン期間を
制御することにより、入力電流ｉ、を正弦波基準電流ｉ
＊＊＊に追随させることができる。
ルにトランジスタ１４、トランジスタ１３のオン期間を
制御することにより、入力電流ｉ、を正弦波基準電流ｉ
＊＊＊に追随させることができる。
起動に際し、交流電源１を投入した場合には、サイリス
タ１）と１２の位相制御角を、第３図に示すように、１
８０°付近から０６付近まで徐々に移相させるようにす
る。このようにすれば、コンデンサ９の電圧ＶＤと交流
電圧ｖ３との差を小さく保って起動を完了をすることが
できるので、起動中の突入電流を抑制することができる
。
タ１）と１２の位相制御角を、第３図に示すように、１
８０°付近から０６付近まで徐々に移相させるようにす
る。このようにすれば、コンデンサ９の電圧ＶＤと交流
電圧ｖ３との差を小さく保って起動を完了をすることが
できるので、起動中の突入電流を抑制することができる
。
なお、上記実施例におけるトランジスタ１３、 ′１
４に代えて、ゲートターンオフサイリスク等の他の自己
消弧型半導体スイッチング素子を用いてもよく、また、
強制転流型のサイリスクを用ることもできる。
４に代えて、ゲートターンオフサイリスク等の他の自己
消弧型半導体スイッチング素子を用いてもよく、また、
強制転流型のサイリスクを用ることもできる。
また、上記実施例では、トランジスタ１３．１４を、そ
れぞれ交流電圧の正及び負の半サイクル期間にパルス幅
制御しているが、一方のトランジスタにオフ指令を与え
た時に他方のトランジスタにオン指令を与えるようにし
てもよいことは勿論である。
れぞれ交流電圧の正及び負の半サイクル期間にパルス幅
制御しているが、一方のトランジスタにオフ指令を与え
た時に他方のトランジスタにオン指令を与えるようにし
てもよいことは勿論である。
この発明は以上説明した通り、整流回路を半導体スイッ
チング素子で構成したことにより、正負対をなす半導体
スイッチング素子の一対を、装置起動時に位相制御する
するようにすれば、起動時の突入電流を抑制することが
できるので、各半導体スイッチング素子に大きな突入電
流を考慮した容量を持たせる必要がなく、リアクトルも
小形化することができるので、従来に比して、装置価格
を低減し、かつ、小形化することができる。
チング素子で構成したことにより、正負対をなす半導体
スイッチング素子の一対を、装置起動時に位相制御する
するようにすれば、起動時の突入電流を抑制することが
できるので、各半導体スイッチング素子に大きな突入電
流を考慮した容量を持たせる必要がなく、リアクトルも
小形化することができるので、従来に比して、装置価格
を低減し、かつ、小形化することができる。
第１図はこの発明の実施例を示す回路図、第２図および
第３図は上記実施例の動作を説明するための波形図、第
４図は従来の整流装置の回路図、第５図及び第６図は上
記従来例の動作を説明するための波形図である。 図において、２・−リアクトル、９・−・コンデンサ、
１）．１２−サイリスタ、１３．１４−）ランジスタ、
１３ａ、１４ａ・・−ダイオード。 なお、図中、同一符号は同一または相当部分を示す。
第３図は上記実施例の動作を説明するための波形図、第
４図は従来の整流装置の回路図、第５図及び第６図は上
記従来例の動作を説明するための波形図である。 図において、２・−リアクトル、９・−・コンデンサ、
１）．１２−サイリスタ、１３．１４−）ランジスタ、
１３ａ、１４ａ・・−ダイオード。 なお、図中、同一符号は同一または相当部分を示す。
Claims (2)
- （１）第１及び第２の半導体スイツチグ素子の直列回路
と逆並列ダイオードを有する第３及び第４の半導体スイ
ッチング素子の直列回路を並列に接続してなりリアクト
ルを介して交流電源に接続される整流回路、該整流回路
の直流出力端子間に挿入されたコンデンサを有し、上記
第１及び第２の半導体スイッチング素子は交流電源の負
及び正の半サイクル時にそれぞれオンされ、該オン期間
中、該半導体スイッチング素子と同極に接続された上記
逆並列ダイオードを有する半導体スイッチング素子がオ
ン・オフ駆動され該オン期間が制御されることを特徴と
する整流装置。 - （２）起動時、第１及び第２の半導体スイッチング素子
は、その点弧位相が制御されることを特徴とする特許請
求の範囲第１項記載の整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324764A JP2595593B2 (ja) | 1987-12-21 | 1987-12-21 | 整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324764A JP2595593B2 (ja) | 1987-12-21 | 1987-12-21 | 整流装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01164273A true JPH01164273A (ja) | 1989-06-28 |
| JP2595593B2 JP2595593B2 (ja) | 1997-04-02 |
Family
ID=18169415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62324764A Expired - Fee Related JP2595593B2 (ja) | 1987-12-21 | 1987-12-21 | 整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2595593B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04138063A (ja) * | 1990-09-26 | 1992-05-12 | Shin Kobe Electric Mach Co Ltd | 電力変換器 |
| JP2012125018A (ja) * | 2010-12-07 | 2012-06-28 | Mitsubishi Electric Corp | 単相交流直流変換装置及び単相交流直流変換装置を用いた空気調和機 |
| JP2015139313A (ja) * | 2014-01-23 | 2015-07-30 | 東芝シュネデール・インバータ株式会社 | コンバータ装置 |
| JP2021002983A (ja) * | 2019-06-24 | 2021-01-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60204266A (ja) * | 1984-03-28 | 1985-10-15 | Toshiba Corp | 交直変換器 |
-
1987
- 1987-12-21 JP JP62324764A patent/JP2595593B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60204266A (ja) * | 1984-03-28 | 1985-10-15 | Toshiba Corp | 交直変換器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04138063A (ja) * | 1990-09-26 | 1992-05-12 | Shin Kobe Electric Mach Co Ltd | 電力変換器 |
| JP2012125018A (ja) * | 2010-12-07 | 2012-06-28 | Mitsubishi Electric Corp | 単相交流直流変換装置及び単相交流直流変換装置を用いた空気調和機 |
| JP2015139313A (ja) * | 2014-01-23 | 2015-07-30 | 東芝シュネデール・インバータ株式会社 | コンバータ装置 |
| JP2021002983A (ja) * | 2019-06-24 | 2021-01-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2595593B2 (ja) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3319147A (en) | Variable frequency, variable wave form inverter | |
| US3376492A (en) | Solid state power circuits employing new autoimpulse commutation | |
| US4039926A (en) | Current fed inverter with commutation independent of load inductance | |
| JPH0622551A (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| JPH07337036A (ja) | 交流電力変換装置 | |
| JPH01164273A (ja) | 整流装置 | |
| US3483462A (en) | Inverters operable with a wide range of load impedances | |
| US3453524A (en) | Inverter commutation circuit | |
| US4415962A (en) | Current mode sine wave inverter | |
| USRE29510E (en) | High efficiency switching drive for a resonate power transformer | |
| US4455600A (en) | Single phase, double-ended thyristor inverter with choke-coupled impulse commutation | |
| JPH0344505B2 (ja) | ||
| US3327200A (en) | Control circuit for static inverter | |
| JP3141925B2 (ja) | ブリッジ型インバ−タ装置 | |
| JPH03207268A (ja) | スイッチングレギュレータ | |
| US4030021A (en) | Inverter | |
| JPH01259758A (ja) | 整流回路 | |
| US3644819A (en) | Converter circuit for ac to dc with feedback means | |
| JPS6127875B2 (ja) | ||
| JPH0652998B2 (ja) | 交流電動機給電用３相インバ−タの制御電圧を制御する方法及び装置 | |
| JPH07177742A (ja) | 直流電源装置 | |
| JPH0564451A (ja) | 電源装置 | |
| SU1739450A1 (ru) | Тиристорный регул тор напр жени | |
| SU469962A1 (ru) | Однофазный регул тор переменного напр жени | |
| SU980230A1 (ru) | Импульсный преобразователь посто нного напр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |