JP2595593B2 - 整流装置 - Google Patents
整流装置Info
- Publication number
- JP2595593B2 JP2595593B2 JP62324764A JP32476487A JP2595593B2 JP 2595593 B2 JP2595593 B2 JP 2595593B2 JP 62324764 A JP62324764 A JP 62324764A JP 32476487 A JP32476487 A JP 32476487A JP 2595593 B2 JP2595593 B2 JP 2595593B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- rectifier
- switching elements
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は交流を直流に変換する整流装置、特に、入
力電流を正弦波制御可能な整流装置に関する。
力電流を正弦波制御可能な整流装置に関する。
第４図は、昭和41年電気学会全国大会講演論文集No.4
96号に示されたこの種の整流装置の回路図である。図に
おいて、１は交流電源、２はリアクトル、３〜６はダイ
オードであつて、ダイオード整流回路Ａを構成してい
る。７はトランジスタ、８はダイオード、９はコンデン
サ、10は負荷である。
96号に示されたこの種の整流装置の回路図である。図に
おいて、１は交流電源、２はリアクトル、３〜６はダイ
オードであつて、ダイオード整流回路Ａを構成してい
る。７はトランジスタ、８はダイオード、９はコンデン
サ、10は負荷である。
次に、この整流装置の動作を第５図および第６図の波
形図を参照して、入力電流を正弦波基準電流（交流電源
電圧と同位相の正弦波電流）に近づける場合について説
明する。
形図を参照して、入力電流を正弦波基準電流（交流電源
電圧と同位相の正弦波電流）に近づける場合について説
明する。
第５図の時刻T1において、トランジスタ７をオンする
と、リアクトル２には交流電源１の交流電圧vsが印加さ
れ、入力電流isが増大する。時刻T2において、トランジ
スタ７をオフすると、ダイオード８がオンするので、リ
アクトル２にはコンデンサ９の電圧VDと交流電圧VSとの
差が印加される。VD−（|VS|の最大値）＞０となるよう
に選べば、リアクトル２には負の電圧が印加され、入力
電流iSは減少する。従つて、トランジスタ７のオン期間
を制御することにより入力電流iSを力率＝１の基準電流
iREFに追従させることができる。
と、リアクトル２には交流電源１の交流電圧vsが印加さ
れ、入力電流isが増大する。時刻T2において、トランジ
スタ７をオフすると、ダイオード８がオンするので、リ
アクトル２にはコンデンサ９の電圧VDと交流電圧VSとの
差が印加される。VD−（|VS|の最大値）＞０となるよう
に選べば、リアクトル２には負の電圧が印加され、入力
電流iSは減少する。従つて、トランジスタ７のオン期間
を制御することにより入力電流iSを力率＝１の基準電流
iREFに追従させることができる。
しかしながら、第４図の装置では、起動時のコンデン
サ９の電圧VDが低く、例えば、VD＝０で、交流電圧VSが
大きい第６図の時刻T4の時点差に、交流電源１が投入さ
れると、リアクトル２−ダイオード５−ダイオード８−
コンデンサ９−ダイオード４を通して大きな波高値の突
入電流が流入するとともにコンデンサ９の電圧VDも上昇
する。最悪の場合電圧VDと入力電流iSのピーク値は、入
力電圧 リアクトル２のインダクタンスをLS、コンデンサ９の静
電容量をCDとすると、 入力電流の波高値： コンデンサ電圧VDの最大値： となる。
サ９の電圧VDが低く、例えば、VD＝０で、交流電圧VSが
大きい第６図の時刻T4の時点差に、交流電源１が投入さ
れると、リアクトル２−ダイオード５−ダイオード８−
コンデンサ９−ダイオード４を通して大きな波高値の突
入電流が流入するとともにコンデンサ９の電圧VDも上昇
する。最悪の場合電圧VDと入力電流iSのピーク値は、入
力電圧 リアクトル２のインダクタンスをLS、コンデンサ９の静
電容量をCDとすると、 入力電流の波高値： コンデンサ電圧VDの最大値： となる。
このように、従来の整流装置では、交流電源投入時、
その投入タイミングによつては、大きな突入電流が流入
するので、整流回路のダイオード３〜６として、必要以
上に大きい定格容量のダイオードを使用する必要がある
上、リアクトル２として大きなピーク電流が流れても飽
和しないリアクトルを選定する必要があり、装置が高価
になるだけでなく大形化するという問題があつた。勿
論、初期充電回路を設ければ上記問題を解消することは
できるが、回路構成が複雑になるとともに、やはり大形
化する。
その投入タイミングによつては、大きな突入電流が流入
するので、整流回路のダイオード３〜６として、必要以
上に大きい定格容量のダイオードを使用する必要がある
上、リアクトル２として大きなピーク電流が流れても飽
和しないリアクトルを選定する必要があり、装置が高価
になるだけでなく大形化するという問題があつた。勿
論、初期充電回路を設ければ上記問題を解消することは
できるが、回路構成が複雑になるとともに、やはり大形
化する。
この発明は上記問題を解消するためになされたもの
で、回路構成及び制御動作を極力複雑化することなく、
起動時の突入電流を抑制することができ、従って従来に
比して安価となる整流装置を提供することを目的とす
る。
で、回路構成及び制御動作を極力複雑化することなく、
起動時の突入電流を抑制することができ、従って従来に
比して安価となる整流装置を提供することを目的とす
る。
この発明は上記目的を達成するため、整流回路を、第
１及び第２の半導体スイツチング素子の直列回路と逆並
列ダイオードを有する第３及び第４の半導体スイツチン
グ素子の直列回路を並列に接続して構成し、上記第１及
び第２の半導体スイツチング素子は交流電源の負及び正
の半サイクル時にそれぞれオンされ、該オン期間中、該
半導体スイツチング素子と同極に接続された上記逆並列
ダイオードを有する半導体スイツチング素子がオン・オ
フ駆動され該オン期間が制御される構成としたものであ
る。
１及び第２の半導体スイツチング素子の直列回路と逆並
列ダイオードを有する第３及び第４の半導体スイツチン
グ素子の直列回路を並列に接続して構成し、上記第１及
び第２の半導体スイツチング素子は交流電源の負及び正
の半サイクル時にそれぞれオンされ、該オン期間中、該
半導体スイツチング素子と同極に接続された上記逆並列
ダイオードを有する半導体スイツチング素子がオン・オ
フ駆動され該オン期間が制御される構成としたものであ
る。
この発明では、起動時に、第１及び第２の半導体スイ
ツチング素子の点弧位相を180度から０度へ進ませるこ
とにより、交流電圧とコンデンサの電圧との差が大きく
ならないようにして起動を完了することができるので、
起動期間中の突入電流を抑制することができる。
ツチング素子の点弧位相を180度から０度へ進ませるこ
とにより、交流電圧とコンデンサの電圧との差が大きく
ならないようにして起動を完了することができるので、
起動期間中の突入電流を抑制することができる。
以下、この発明の一実施例を図について説明する。
第１図において、11,12はそれぞれ第１及び第２の半
導体スイッチング素子としてのサイリスタ、13,14はそ
れぞれ第３及び第４の半導体スイッチング素子としての
トランジスタ、13a、14aはダイオードであつて、整流回
路Ａを構成している。他の構成は前記ダイオード８を有
しない点において前記第４図のものと異なり、第４図の
ものと同一構成要素には同一符号を付して示してある。
導体スイッチング素子としてのサイリスタ、13,14はそ
れぞれ第３及び第４の半導体スイッチング素子としての
トランジスタ、13a、14aはダイオードであつて、整流回
路Ａを構成している。他の構成は前記ダイオード８を有
しない点において前記第４図のものと異なり、第４図の
ものと同一構成要素には同一符号を付して示してある。
次に、この装置の動作を第２図の波形図を参照して説
明する。
明する。
交流電源１の交流電圧 と位相が等しい正弦波基準電流iREFに入力電流iSを追随
させる場合について説明する。
させる場合について説明する。
交流電圧vSの正の半サイクルにおいてはサイリスタ12
をオンさせた状態で、トランジスタ14をオン・オフさせ
る。即ち、 （１）サイリスタ12がオン、トランジスタ14がオンの期
間（時刻T1〜T2） 入力電流iSはリアクトル２−トランジスタ14−サイリ
スタ12を通つて流れ、リアクトル２に印加される電圧VL
はvSとなり、時刻T1からT2期間に入力電流iSは、 だけ増加する。
をオンさせた状態で、トランジスタ14をオン・オフさせ
る。即ち、 （１）サイリスタ12がオン、トランジスタ14がオンの期
間（時刻T1〜T2） 入力電流iSはリアクトル２−トランジスタ14−サイリ
スタ12を通つて流れ、リアクトル２に印加される電圧VL
はvSとなり、時刻T1からT2期間に入力電流iSは、 だけ増加する。
（２）サイリスタ12がオン、トランジスタ14がオフの期
間（時刻T2〜T3） 入力電流iSはリアクトル２−ダイオード13a−コンデ
ンサ９と負荷10の並列回路−サイリスタ12を通つて流
れ、リアクトル２に印加される電圧VLは（vS−VD）＜０
となり、時刻T2からT3の期間に入力電流iSは、 だけ減少する。
間（時刻T2〜T3） 入力電流iSはリアクトル２−ダイオード13a−コンデ
ンサ９と負荷10の並列回路−サイリスタ12を通つて流
れ、リアクトル２に印加される電圧VLは（vS−VD）＜０
となり、時刻T2からT3の期間に入力電流iSは、 だけ減少する。
上記（１）と（２）の説明から、交流電圧vSの正の半
サイクルにおいて、サイリスタ12をオンさせた状態で、
トランジスタ14をオン・オフさせた場合、該トランジス
タ14のオン期間を調整することにより、入力電流iSを増
減することができる。負の半サイクルにおいては、サイ
リスタ11をオンさせた状態で、トランジスタ13をオン・
オフさせ、そのオン期間を調整することにより、同様
に、入力電流iSを増減することができる。従つて、交流
電圧vSの正の半サイクル、負の半サイクルにトランジス
タ14、トランジスタ13のオン期間を制御することによ
り、入力電流iSを正弦波基準電流iREFに追随させること
ができる。
サイクルにおいて、サイリスタ12をオンさせた状態で、
トランジスタ14をオン・オフさせた場合、該トランジス
タ14のオン期間を調整することにより、入力電流iSを増
減することができる。負の半サイクルにおいては、サイ
リスタ11をオンさせた状態で、トランジスタ13をオン・
オフさせ、そのオン期間を調整することにより、同様
に、入力電流iSを増減することができる。従つて、交流
電圧vSの正の半サイクル、負の半サイクルにトランジス
タ14、トランジスタ13のオン期間を制御することによ
り、入力電流iSを正弦波基準電流iREFに追随させること
ができる。
起動に際し、交流電源１を投入した場合には、サイリ
スタ11と12の位相制御角を、第３図に示すように、180
゜付近から０゜付近まで徐々に位相させるようにする。
このようにすれば、コンデンサ９の電圧VDと交流電圧vS
との差を小さく保つて起動を完了することができるの
で、起動中の突入電流を抑制することができる。
スタ11と12の位相制御角を、第３図に示すように、180
゜付近から０゜付近まで徐々に位相させるようにする。
このようにすれば、コンデンサ９の電圧VDと交流電圧vS
との差を小さく保つて起動を完了することができるの
で、起動中の突入電流を抑制することができる。
なお、上記実施例におけるトランジスタ13、14に代え
て、ゲートターンオフサイリスタ等の他の自己消弧型半
導体スイツチング素子を用いてもよく、また、強制転流
型のサイリスタを用ることもできる。
て、ゲートターンオフサイリスタ等の他の自己消弧型半
導体スイツチング素子を用いてもよく、また、強制転流
型のサイリスタを用ることもできる。
また、上記実施例では、トランジスタ13、14を、それ
ぞれ交流電圧の正及び負の半サイクル期間にパルス幅制
御しているが、一方のトランジスタにオフ指令を与えた
時に他方のトランジスタにオン信号を与えるようにして
もよいことは勿論である。
ぞれ交流電圧の正及び負の半サイクル期間にパルス幅制
御しているが、一方のトランジスタにオフ指令を与えた
時に他方のトランジスタにオン信号を与えるようにして
もよいことは勿論である。
この発明は以上説明した通り、所定の第１ないし第４
の半導体スイツチング素子からなる簡単な構成の整流回
路を採用し、定常時は所定の簡便な制御動作で入力電流
の正弦波制御を可能とし、起動時は第１及び第２の半導
体スイッチング素子を位相制御するようにしたので、起
動時の突入電流を効果的に抑制することができ、各半導
体スイッチング素子に従来のような突入電流を考慮した
大きな容量を持たせる必要がなく、リアクトルも小形化
することができるので、従来に比して、装置の価格を低
減し、かつ、小形化することができる。
の半導体スイツチング素子からなる簡単な構成の整流回
路を採用し、定常時は所定の簡便な制御動作で入力電流
の正弦波制御を可能とし、起動時は第１及び第２の半導
体スイッチング素子を位相制御するようにしたので、起
動時の突入電流を効果的に抑制することができ、各半導
体スイッチング素子に従来のような突入電流を考慮した
大きな容量を持たせる必要がなく、リアクトルも小形化
することができるので、従来に比して、装置の価格を低
減し、かつ、小形化することができる。
第１図はこの発明の実施例を示す回路図、第２図および
第３図は上記実施例の動作を説明するための波形図、第
４図は従来の整流装置の回路図、第５図及び第６図は上
記従来例の動作を説明するための波形図である。 図において、２……リアクトル、９……コンデンサ、1
1、12……サイリスタ、13、14……トランジスタ、13a、
14a……ダイオード。 なお、図中、同一符号は同一または相当部分を示す。
第３図は上記実施例の動作を説明するための波形図、第
４図は従来の整流装置の回路図、第５図及び第６図は上
記従来例の動作を説明するための波形図である。 図において、２……リアクトル、９……コンデンサ、1
1、12……サイリスタ、13、14……トランジスタ、13a、
14a……ダイオード。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】第１及び第２の半導体スイッチング素子の
直列回路とそれぞれ逆並列ダイオードを有する第３及び
第４の半導体スイッチング素子の直列回路とを並列に接
続してなりリアクトルを介して交流電源に接続される整
流回路、該整流回路の直流出力端子間に挿入されたコン
デンサを有し、定常時は、上記第１及び第２の半導体ス
イッチング素子は交流電源電圧の負及び正の半サイクル
中常にそれぞれオンするよう制御されるとともに、該オ
ン期間中、該第１又は第２の半導体スイッチング素子と
同極に接続された上記第３又は第４の半導体スイッチン
グ素子がオン・オフ駆動され交流入力電流が正弦波基準
電流に追随するべく該オン期間が制御され、起動時は、
第１及び第２の半導体スイッチング素子は、その点弧位
相が制御されることを特徴とする整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324764A JP2595593B2 (ja) | 1987-12-21 | 1987-12-21 | 整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324764A JP2595593B2 (ja) | 1987-12-21 | 1987-12-21 | 整流装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01164273A JPH01164273A (ja) | 1989-06-28 |
| JP2595593B2 true JP2595593B2 (ja) | 1997-04-02 |
Family
ID=18169415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62324764A Expired - Fee Related JP2595593B2 (ja) | 1987-12-21 | 1987-12-21 | 整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2595593B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2560530B2 (ja) * | 1990-09-26 | 1996-12-04 | 新神戸電機株式会社 | 電力変換器 |
| JP5668442B2 (ja) * | 2010-12-07 | 2015-02-12 | 三菱電機株式会社 | 単相交流直流変換装置及び単相交流直流変換装置を用いた空気調和機 |
| JP2015139313A (ja) * | 2014-01-23 | 2015-07-30 | 東芝シュネデール・インバータ株式会社 | コンバータ装置 |
| JP2021002983A (ja) * | 2019-06-24 | 2021-01-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH082180B2 (ja) * | 1984-03-28 | 1996-01-10 | 株式会社東芝 | 交直変換器 |
-
1987
- 1987-12-21 JP JP62324764A patent/JP2595593B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01164273A (ja) | 1989-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3694718A (en) | Methods of inverter voltage control by superimposed chopping | |
| US4039926A (en) | Current fed inverter with commutation independent of load inductance | |
| JPH04203471A (ja) | エンジン式発電装置 | |
| JPH0622551A (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| JP2595593B2 (ja) | 整流装置 | |
| JPH0628514B2 (ja) | 直流電源への電力供給装置 | |
| US4486824A (en) | PWM Converter with control circuit responsive to minimum holding current | |
| US4247887A (en) | AC--AC Converter device | |
| JP3141925B2 (ja) | ブリッジ型インバ−タ装置 | |
| JP3614064B2 (ja) | インバータ装置 | |
| JPH0344505B2 (ja) | ||
| JP2712952B2 (ja) | インバータ装置 | |
| US3679959A (en) | High current low voltage regulated power supply | |
| JPH0548592U (ja) | インバータ装置 | |
| JP3416065B2 (ja) | 半導体素子の駆動回路 | |
| JP2663535B2 (ja) | アーク加工用電源装置 | |
| JP2549101B2 (ja) | 電力変換装置 | |
| JP2925439B2 (ja) | 三相制御整流方式 | |
| JPS626826Y2 (ja) | ||
| JP3745268B2 (ja) | コンバータのパルス変調制御方法、パルス変調方式によるコンバータおよび誘導加熱装置 | |
| JPH06245541A (ja) | インバータの制御電源給電方法 | |
| SU1624630A1 (ru) | Преобразователь переменного напр жени в переменное | |
| JPH0156636B2 (ja) | ||
| RU2024169C1 (ru) | Устройство для управления тиристорным преобразователем | |
| JPS6116794Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |