JPS60156145A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS60156145A JPS60156145A JP59011296A JP1129684A JPS60156145A JP S60156145 A JPS60156145 A JP S60156145A JP 59011296 A JP59011296 A JP 59011296A JP 1129684 A JP1129684 A JP 1129684A JP S60156145 A JPS60156145 A JP S60156145A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation stop
- output
- flop
- oscillator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、マイクロコノピユータに関する。
（従来技術）
マイクロコンピュータシステムにおいて外部よりのノイ
ズ等の不要信号でプログラムが誤って実行されて、いわ
ゆるプログラムの暴走が起った場合の対策として、プロ
グラム実行中に時々正常にプログラムを実行しているか
、マイクロコンピュータシステム自身で点検する機能が
付加されている場合が有る。しかしながら、こ９様な機
能が付加されている場合でもプログラムの実行に重大な
影響を持つ命令がノイズ等で誤っＣ実行された場合は効
果が無い。例えば、０ＭＯ８マイクロコンピュータの発
振停止（ＳＴＯＰ）命令が誤って実行されると発振器の
発振が停止してしまうから、システム自身による正常か
どうかの点検機能も停止してしまう。
ズ等の不要信号でプログラムが誤って実行されて、いわ
ゆるプログラムの暴走が起った場合の対策として、プロ
グラム実行中に時々正常にプログラムを実行しているか
、マイクロコンピュータシステム自身で点検する機能が
付加されている場合が有る。しかしながら、こ９様な機
能が付加されている場合でもプログラムの実行に重大な
影響を持つ命令がノイズ等で誤っＣ実行された場合は効
果が無い。例えば、０ＭＯ８マイクロコンピュータの発
振停止（ＳＴＯＰ）命令が誤って実行されると発振器の
発振が停止してしまうから、システム自身による正常か
どうかの点検機能も停止してしまう。
（発明の目的）
本発明の目的は、命令がノイズ等の不要信号で誤って実
行されることの少ないマイクロコンビエータの提供にあ
る。
行されることの少ないマイクロコンビエータの提供にあ
る。
（発明の構成）
本発明によるマイクロコンピュータの構成は、第１の命
令に基づく第１の信号により第１の状態になりこの第１
の状態になってから一定時間の経過の後に第２の状態に
される第１の７リツプフロツプと、この第１のフリップ
フロップが前記第１の状態にあるときに第２の命令に基
づく第２の信号により所定の状態に設定される第２の７
リツプ７０ツブとを備え、この第２の７リツプフロツプ
が前記所定の状態に設定される事によりて前記第゛２の
命令が実行される構成でおる。
令に基づく第１の信号により第１の状態になりこの第１
の状態になってから一定時間の経過の後に第２の状態に
される第１の７リツプフロツプと、この第１のフリップ
フロップが前記第１の状態にあるときに第２の命令に基
づく第２の信号により所定の状態に設定される第２の７
リツプ７０ツブとを備え、この第２の７リツプフロツプ
が前記所定の状態に設定される事によりて前記第゛２の
命令が実行される構成でおる。
（実施例）
次に実施例を挙げ本発明の詳細な説明する。第１図は一
般的なマイクロコンピュータの概略を示す機能ブロック
図、第２図は本発明一実施例における発掘停止命令およ
び発振停止許可命令に関する回路の１部分を示す回路図
、第３図は第２図実施例の各部信号のタイミング図でお
る。
般的なマイクロコンピュータの概略を示す機能ブロック
図、第２図は本発明一実施例における発掘停止命令およ
び発振停止許可命令に関する回路の１部分を示す回路図
、第３図は第２図実施例の各部信号のタイミング図でお
る。
第２図において発振停止許可フリップフロップ１３の出
力９は、発振停止フリップフロップ１４のゲート入力に
タイミング信号１゛３１発振器停止フリップフロップセ
ット人カフと共に入力とじて接続されている。発振器１
２には１発振停止７リツプ７０ツブ出力１０が接続され
、発振停止クリップフロップ１４がセットされると出力
ｌＯの信号により発振器１２が発振を停止する。又発振
停止許可ツリツブフロッグ１３．発振停止７リツプフロ
ツプ１４には、フリップフロツブリセット信号Ｂが共通
に接続されている。
力９は、発振停止フリップフロップ１４のゲート入力に
タイミング信号１゛３１発振器停止フリップフロップセ
ット人カフと共に入力とじて接続されている。発振器１
２には１発振停止７リツプ７０ツブ出力１０が接続され
、発振停止クリップフロップ１４がセットされると出力
ｌＯの信号により発振器１２が発振を停止する。又発振
停止許可ツリツブフロッグ１３．発振停止７リツプフロ
ツプ１４には、フリップフロツブリセット信号Ｂが共通
に接続されている。
次に第２図に示された回路の動作について順を追って説
明する。ｉず最初に７リツプフロツプリセツト信号８に
よって発振停止許可フリップフロラ１１３１発振停止ク
リップ７０ツブ１４は共にリセット状態となり１発振停
止許可フリップフロップ出力９は低レベル、発振停止７
リツプ７０ツブ出力ｌＯは高レベルとなる。従って発振
器１２は発振状態となる。又この状態では発振停止命令
を誤って実行し１発振停止ツリッグフロップセッ ｌト
入カフが発生しても発振停止許可ツリツブフロップ出力
９が低レベルだから１発振停止クリップフロップ出力１
０線変化しない。つｔｂ、ノイズ等で発振器停止命令が
実行された場合でも発振器１２の発振性停止しない。次
に正常動作で発振器１２の発振を停止させる場合につい
て説明する。
明する。ｉず最初に７リツプフロツプリセツト信号８に
よって発振停止許可フリップフロラ１１３１発振停止ク
リップ７０ツブ１４は共にリセット状態となり１発振停
止許可フリップフロップ出力９は低レベル、発振停止７
リツプ７０ツブ出力ｌＯは高レベルとなる。従って発振
器１２は発振状態となる。又この状態では発振停止命令
を誤って実行し１発振停止ツリッグフロップセッ ｌト
入カフが発生しても発振停止許可ツリツブフロップ出力
９が低レベルだから１発振停止クリップフロップ出力１
０線変化しない。つｔｂ、ノイズ等で発振器停止命令が
実行された場合でも発振器１２の発振性停止しない。次
に正常動作で発振器１２の発振を停止させる場合につい
て説明する。
最初に発振停止許可命令を実行し発振停止許可信号６を
高レベルとし、第３図で示した様にタイミング信号Ｔ４
が高レベルにな、る時点ｔ４に発振停止許可フリップフ
ロップ１３ｔセツトし、発振停止許可フ替ツブフロップ
出力９を高レベルに変化させる。発振停止許可フリップ
フロップ１３は次のタイミング信号Ｔ３が高レベルにな
ると自動的にリセットされ、発振停止７リツグ７０ツブ
出力９は低レベルに戻ってしまう。つまり１発振停止許
可フリップフロップ１３は１時点ｔ４にセットされると
一定時間の経過後に格別の命令を待たずに自動的にリセ
ットされる。従って、発振停止フリップフロップ１４１
にセットし発振器１２０発畿全停止させるためには、発
振停止許可フリップ７０ツブ出力９が高レベルの期間に
発振停止命令を実行し発振停止ツリツブフロップセット
入カフｔ−高レベルとする必要がある。′）まり、発振
停止許可命令に基づく信号６によりクリップフロップ１
３がセット状態になっている所定期間に発振停止命令に
基づく信号７が入力された場合だけに、発振停止７リツ
プフロツプ１４がセットされ、発振器１２が停止する（
発振停止命令が実行される）。
高レベルとし、第３図で示した様にタイミング信号Ｔ４
が高レベルにな、る時点ｔ４に発振停止許可フリップフ
ロップ１３ｔセツトし、発振停止許可フ替ツブフロップ
出力９を高レベルに変化させる。発振停止許可フリップ
フロップ１３は次のタイミング信号Ｔ３が高レベルにな
ると自動的にリセットされ、発振停止７リツグ７０ツブ
出力９は低レベルに戻ってしまう。つまり１発振停止許
可フリップフロップ１３は１時点ｔ４にセットされると
一定時間の経過後に格別の命令を待たずに自動的にリセ
ットされる。従って、発振停止フリップフロップ１４１
にセットし発振器１２０発畿全停止させるためには、発
振停止許可フリップ７０ツブ出力９が高レベルの期間に
発振停止命令を実行し発振停止ツリツブフロップセット
入カフｔ−高レベルとする必要がある。′）まり、発振
停止許可命令に基づく信号６によりクリップフロップ１
３がセット状態になっている所定期間に発振停止命令に
基づく信号７が入力された場合だけに、発振停止７リツ
プフロツプ１４がセットされ、発振器１２が停止する（
発振停止命令が実行される）。
従って、この実施例で杜、ノイズ等で間違りて発振停止
許可命令や発振停止命令が別々に実行された場合でも、
発振器１２の発振が停止する様な重大な誤動作には至ら
ない。発振停止許可命令と発振停止命令が連続してノイ
ズ等で実行する確率は非常に小さいと考えられるからで
ある。
許可命令や発振停止命令が別々に実行された場合でも、
発振器１２の発振が停止する様な重大な誤動作には至ら
ない。発振停止許可命令と発振停止命令が連続してノイ
ズ等で実行する確率は非常に小さいと考えられるからで
ある。
（発明の効果）
本発明によれば、以上説明したように、命令がノイズ等
の不要信号で誤って実行されることの少ないマイクロコ
ンピュータが提供できる。
の不要信号で誤って実行されることの少ないマイクロコ
ンピュータが提供できる。
第１図は一般的なマイクロコンピュータの概略を示す機
能ブロック図であり、第２図は本発明実施例における発
振停止命令および発振停止許可命令に関係する回路の１
部分を示す回路図、第３図は第２図実施例の各部信号の
タイミング図である。 ｌ・・・・・・ＣＰＵ部、２・・・・・・８０Ｍ部、３
・・・・・・ＲＡＭ部、４・・・・・・入出力部、５・
・・・・・データバス部、６・・・・・・発振停止許可
信号、７・・・・・・発振停止フリ・ツブフロップセッ
ト入力、８・・・・・・フリップフロップリセット信号
、９・・・・・・発揚停止許可フリップ７０ツブ出力、
１０・・・・・・発掘停止フリップフロップ出力、１１
・・・・・・発振器出力、１２・・・・・・発振器、１
３・・・・・・発振停止フリフリップフロップ、１４・
・・・・・発振停止フリップフロップ、１５・・・・・
・水晶発振子、Ｔ□。 Ｉｌｌ ２． Ｉｌｌ ３． ｌ１１４・川・・タイミ
ング信号。
能ブロック図であり、第２図は本発明実施例における発
振停止命令および発振停止許可命令に関係する回路の１
部分を示す回路図、第３図は第２図実施例の各部信号の
タイミング図である。 ｌ・・・・・・ＣＰＵ部、２・・・・・・８０Ｍ部、３
・・・・・・ＲＡＭ部、４・・・・・・入出力部、５・
・・・・・データバス部、６・・・・・・発振停止許可
信号、７・・・・・・発振停止フリ・ツブフロップセッ
ト入力、８・・・・・・フリップフロップリセット信号
、９・・・・・・発揚停止許可フリップ７０ツブ出力、
１０・・・・・・発掘停止フリップフロップ出力、１１
・・・・・・発振器出力、１２・・・・・・発振器、１
３・・・・・・発振停止フリフリップフロップ、１４・
・・・・・発振停止フリップフロップ、１５・・・・・
・水晶発振子、Ｔ□。 Ｉｌｌ ２． Ｉｌｌ ３． ｌ１１４・川・・タイミ
ング信号。
Claims (1)
- 第１の命令に基ずく第１の信号により第１の状態になり
この第１の状態になっＣから一定時間の経過の後に第・
２の状態にされる第１の７リツプフロツプと、この第１
の７リツプフロツプが前記第１の状態にあるときに第２
の命令に基ずく第２の信号により所定の状態に設定され
る第２の７リツプフロツプとを備え、この第２の７リツ
プ７０ツブが前記所定の状態に設定される事によって前
記第２の命令が実行されるマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59011296A JPS60156145A (ja) | 1984-01-25 | 1984-01-25 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59011296A JPS60156145A (ja) | 1984-01-25 | 1984-01-25 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60156145A true JPS60156145A (ja) | 1985-08-16 |
Family
ID=11774030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59011296A Pending JPS60156145A (ja) | 1984-01-25 | 1984-01-25 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60156145A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4823037A (en) * | 1986-11-05 | 1989-04-18 | Hitachi, Ltd. | DC Electric motor having field poles of permanent magnet |
-
1984
- 1984-01-25 JP JP59011296A patent/JPS60156145A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4823037A (en) * | 1986-11-05 | 1989-04-18 | Hitachi, Ltd. | DC Electric motor having field poles of permanent magnet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763296A (en) | Watchdog timer | |
| KR850005116A (ko) | 데이타 프로세싱 시스템 | |
| KR850003597A (ko) | 파워-다운 명령을 선택적으로 실행불능케하는 데이터 프로세서와 그 방법 | |
| JPS60156145A (ja) | マイクロコンピユ−タ | |
| KR860003740Y1 (ko) | 오류명령으로 인한 마이크로 프로세서의 작동 정지 방지회로 | |
| KR930006074Y1 (ko) | 논리 회로의 노이즈 검출 및 제어회로 | |
| KR890005353B1 (ko) | 마이크로 프로세서의 오동작 방지법 | |
| JP2867617B2 (ja) | スタンバイ回路 | |
| JPH0465407B2 (ja) | ||
| JP2614931B2 (ja) | 割込制御回路 | |
| JPS5826057B2 (ja) | 複合コンピュ−タシステム | |
| KR0155045B1 (ko) | 무인경비시스템의 워치독 타이머 구현 방법 | |
| JPS63250743A (ja) | テストモ−ド設定方式 | |
| JPS62205441A (ja) | マイクロコンピユ−タ | |
| KR100189248B1 (ko) | 중앙처리장치의 인터럽트 신호 공급회로 | |
| JPS63174144A (ja) | マイクロプロセツサのリセツト制御回路 | |
| JPS60120443A (ja) | 未定義命令検出回路 | |
| JPH04255036A (ja) | マイクロプロセッサ | |
| JPH0496188A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH0149968B2 (ja) | ||
| JPH1173371A (ja) | レジスタのプロテクト回路 | |
| JP2001101019A (ja) | レジスタ保護回路 | |
| JPS6035822A (ja) | 制御回路の誤動作防止回路 | |
| JPH01162945A (ja) | 情報処理装置 | |
| JPS61255445A (ja) | Ｃｐｕ監視回路 |