JPS63174144A - マイクロプロセツサのリセツト制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はマイクロプロセッサのリセット制御回路に関す
るものである。

従来技術 リセット信号により初期化され、この初■１状態よりプ
ログラムを実行するマイクロプロセッサを組み込んだ装
置において、従来、初期化のためのリセット信号として
電源投入時に発生するパワーオンリセット信号が用いら
れており、これによりマイクロプロセッサは電源投入時
のみ初期化されるようになっていた。

このように構成された従来装置において、ブーストラッ
プローダ等のシステムの立上げプログラムを実行中に異
常が発生した場合、異常状態の検出によるブザー鳴動等
によりオペレータにその旨を告知し、プログラムの実行
を停止し、その後の処理をオペレータに委ねていた。

しかしながら、ハードウェアの異常状態の内には、外来
ノイズ等による一時的な障害であって再試行により復旧
する場合が多くある。ところが、従来のリセット制御回
路では、パワーオンリセット信号のみによってマイクロ
プロセッサの初期化を行なっているので、一時的な障害
の場合のように初期状態からの再試行により復旧が可能
なときでも上述したようにシステム異常となり、復旧さ
せるためにはオペレータが電源断及び再投入の処理を行
なう必要があるという欠点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、一時的な障害の発生時の復旧に関しオペ
レータの介在をなくすことにより、マンマシンインタフ
ェースの向上を可能としたマイクロプロセッサのリセッ
ト制御回路を提供することを目的とする。

発明の構成 本発明によるマイクロプロセッサのリセット制御回路は
、リセット信号により初期化され、この初期状態よりプ
ログラムを実行するマイクロプロセッサのリセット制御
回路であって、電源投入時に発生するリセット信号で第
１の安定状態をとりかつプログラム指令により第２の安
定状態をとる２安定手段と、この２安定手段が第１の安
定状態にあるときの継続時間が所定時間に達したことを
検出して検出信号を出力する手段とを備え、前記リセッ
ト信号又は前記検出信号をマイクロプロセッサのリセッ
ト入力とすることを特徴とする。

実施例 以下本発明につき図面を参照して説明する。

図は本発明の一実施例を示すブロック図である。

図において、システムの電源投入時に発生するパワーオ
ンリセット信号は入力端子１を介してオアゲート２の一
人力となると共に、２安定手段であるフリップフロップ
３のセット（Ｓ）入力となり、ざらにカウンタ４のリセ
ット（Ｒ８Ｔ）入力となる。一方、プログラムの命令に
より生成されるプログラムリセット信号は入力端子５を
介してオアゲート６の一人力となる。オアゲート６の出
力はフリップ７０ツブ３のリセット（Ｒ）入力となる。

フリップフロップ３はセット入力が供給されたときセッ
ト状態（第１の安定状態）となって高レベルのＱ出力を
発生し、リセット入力が供給されたときリセット状態（
第２の安定状態）となって低レベルのＱ出力を発生する
。このフリップフロップ３のＱ出力はカウンタ４のイネ
ーブル（ＥＮ）入力となる。

カウンタ４はイネーブル入力が高レベルのときクロック
（ＣＫ）入力のカウント動作を開始し、カウント値が予
め設定された値に達したとき高レベルの出力を発生し、
またリセット入力が供給されたときカウント値を初期化
する。カウンタ４の出力は微分回路７に供給される。微
分回路７は入力レベルが低レベルから高レベルへの遷移
、すなわち入力レベルの立上がりを検出して微分パルス
を出力する。この微分パルスはオアゲート２及び６の各
他人力となる。オアゲート２の出力はマイクロプロセッ
サ８のリセット（Ｒ８Ｔ）入力となり、マイクロプロセ
ッサ８はこのリセット入力が供給されることによって初
期化状態となる。

次に、かかる構成の回路動作を説明する。

システムの電源投入時パワーオンリセット信号が入力端
子１に与えられ、オアゲート２を介してマイクロプロセ
ッサ８のリセット入力となり、これによりマイクロプロ
セッサ８は初期化される。

また、パワーオンリセット信号はフリップフロップ３の
セット入力となって当該フリップフロップ３をセット状
態とすると共に、カウンタ４のリセット入力ともなって
当該カウンタ４を初期化する。

パワーオンリセット信号によりフリップフロップ３がセ
ット状態となり、そのＱ出力をイネーブル入力とするカ
ウンタ４がりＯツクのカウントを開始する。これと並行
して、マイクロプロセッサ８は初期化が終了するとシス
テム立上げプログラムの実行を開始する。そして、シス
テムの立上げが正常に終了したとき、プログラムリセッ
ト信号を発生する。

プログラムリセット信号は入力端子５に与えられ、オア
ゲート６を介してフリップフロップ３のリセット入力と
なり、当該フリップフロップ３をリセット状態とする。

これにより、フリップフロップ３のＱ出力が高レベルか
ら低レベルに遷移するので、カウンタ４はカウント動作
を停止する。

一方、プロ°グラムはその後も正常に走行する。ここで
、システムの立上げが正常に終了するのに要する時間が
カウンタ４が高レベルの出力を発生するまでの時間より
も小さくなるように、カウンタ４のカウント条件を予め
決定しておくものとする。

一方、システムの立上げプログラムを実行中に異常が発
生した場合は、プログラムリセット信号が発生されない
ので、カウンタ４は予め設定されているカウント値のカ
ウントを終えたとき高レベルの出力を発生する。これに
より、微分回路７が作動し、微分パルスを出力する。こ
の微分パルスはオアゲート２を介してマイクロプロセッ
サ８のリセット入力となる。これにより、マイクロプロ
セッサ８は初期化され自動的に再試行する。また、この
微分パルスはオアゲート６を介してフリップ７０ツブ２
のリセット入力となり、当該フリップフロップ２をリセ
ット状態とする。これにより、マイクロプロセッサ８の
再試行時は異常状態の監視を行なわないようにし、永久
ループに入らないように作用する。

このように、パワーオンリセット信号でセット状態とな
りかつプログラム指令によりリセット状態となるフリッ
プ７０ツブ３のリセット状態の継続時間が所定時間に達
したことを検出することによって、システム立上げ時に
発生する一時的な障害のためにプログラム走行が異常と
なったことを検出し、このとき微分パルス（検出信号）
でマイクロプロセッサ８をリセットすることにより、オ
ペレータの介在なしに自動的にシステムの立上げを再試
行させることができる。

発明の詳細 な説明したように、本発明によれば、システム立上げ時
に発生する一時的な障害のためにプログラム走行が異常
となったとき、これを検出してマイクロプロセッサをリ
セットし、自動的にシステムの立上げを再試行させるこ
とにより、一時的な障害の発生時の復旧に関しオペレー
タの介在をなくすことができるので、マンマシンインタ
フェースを向上させることができるという効果がある。

【図面の簡単な説明】

図は本発明の一実施例を示すブロック図である。 主要部分の符号の説明 ３・・・・・・フリップフロップ ４・・・・・・カウンタ ７・・・・・・微分回路

Claims (1)

【特許請求の範囲】
1. リセット信号により初期化されこの初期状態よりプログ
   ラムを実行するマイクロプロセッサのリセット制御回路
   であって、電源投入時に発生するリセット信号で第１の
   安定状態をとりかつプログラム指令により第２の安定状
   態をとる２安定手段と、この２安定手段が第１の安定状
   態にあるときの継続時間が所定時間に達したことを検出
   して検出信号を出力する手段とを備え、前記リセット信
   号又は前記検出信号を前記マイクロプロセッサのリセッ
   ト入力とすることを特徴とするマイクロプロセッサのリ
   セット制御回路。