JPS60150668A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60150668A JPS60150668A JP752184A JP752184A JPS60150668A JP S60150668 A JPS60150668 A JP S60150668A JP 752184 A JP752184 A JP 752184A JP 752184 A JP752184 A JP 752184A JP S60150668 A JPS60150668 A JP S60150668A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- semiconductor
- electrode
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 13
- 229910000679 solder Inorganic materials 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 abstract description 3
- 238000002844 melting Methods 0.000 abstract description 2
- 230000008018 melting Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009396 hybridization Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置に関し、特に半導体基板の電極取り
出しに関するものである。
出しに関するものである。
従来の半導体装置の電極構造は図１のように・半導体基
板の表面にのみ設けられているため、数個の集積回路を
組み合わせる、いわゆる／・イブリッド化する場合図２
のように個々の集積回路を平面的に配置し、ワイヤービ
ンディング等で各々の電極を接続するという方法が用い
る、そのため、集積回路を接続する側の回路基板が複雑
となり、面積も大きくなるという欠点があった０また、
ワイヤーボンディングの数が増えるため信頼性も落ちる
という問題点もあった〇 〔目 的〕 本発明はこのような問題点を解決するもので１その目的
とするところは、少ない面積で信頼性の高いハイブリッ
ド化の方法を提供することである。
板の表面にのみ設けられているため、数個の集積回路を
組み合わせる、いわゆる／・イブリッド化する場合図２
のように個々の集積回路を平面的に配置し、ワイヤービ
ンディング等で各々の電極を接続するという方法が用い
る、そのため、集積回路を接続する側の回路基板が複雑
となり、面積も大きくなるという欠点があった０また、
ワイヤーボンディングの数が増えるため信頼性も落ちる
という問題点もあった〇 〔目 的〕 本発明はこのような問題点を解決するもので１その目的
とするところは、少ない面積で信頼性の高いハイブリッ
ド化の方法を提供することである。
本発明の半導体装置は、従来、半導体基板の表面にのみ
存在していた集積回路の電極を拡散層を用いて裏面にも
形成し、集積回路を重ね合わせることにより、ワイヤー
ボンディング等を用いることなしに、集積回路をハイブ
リッド化することを特徴とする■ 〔実施例〕 以下、本発明について詳細に説明する。
存在していた集積回路の電極を拡散層を用いて裏面にも
形成し、集積回路を重ね合わせることにより、ワイヤー
ボンディング等を用いることなしに、集積回路をハイブ
リッド化することを特徴とする■ 〔実施例〕 以下、本発明について詳細に説明する。
本発明の半導体装置は通常の集積回路の形成プロセス前
に半導体基板の表と裏の電極を結ぶための拡散層形成プ
ロセスを含む、この拡散層は基板がＮ型シリコンの場合
はボロン等のＰ型不純物、また基板がＰ型シリコンの場
合はリン等のＮ型不純物で形成される。基板の厚さは４
００〜５００μ預程度あるため、通常の熱拡散では横方
向への不純物の広がりが大きくなりＮ極部の面積が大き
くなるという欠点があるが、これは基板の表と裏からシ
リコン酸化膜等をマスクとして不純物の拡散を行う、あ
るいは表と裏に急激な温度こうばいをつくり拡散を促進
させる等の手段を用いることにより防ぐことができる。
に半導体基板の表と裏の電極を結ぶための拡散層形成プ
ロセスを含む、この拡散層は基板がＮ型シリコンの場合
はボロン等のＰ型不純物、また基板がＰ型シリコンの場
合はリン等のＮ型不純物で形成される。基板の厚さは４
００〜５００μ預程度あるため、通常の熱拡散では横方
向への不純物の広がりが大きくなりＮ極部の面積が大き
くなるという欠点があるが、これは基板の表と裏からシ
リコン酸化膜等をマスクとして不純物の拡散を行う、あ
るいは表と裏に急激な温度こうばいをつくり拡散を促進
させる等の手段を用いることにより防ぐことができる。
この拡散層形成後は通常のプロセスと全く同一なプロセ
スを経て集積回路を形成する。但し、裏面に不必要な不
純物が拡散されないようシリコン酸化膜もしくは窒化膜
等により裏面を被覆する工程が必要な場合もある。その
後、裏面においては拡散層１２と電極金属との接続を行
なうためのコンタクトホール１１の形成、電極金属９の
形ａ、保護膜１０の形成等の工程を経て図５のような構
造の半導体装置を形成する。裏面のｉ極は必ずしもその
表面の電極と接続される必要はなく、集積回路内部の信
号線と接続することも可能である。
スを経て集積回路を形成する。但し、裏面に不必要な不
純物が拡散されないようシリコン酸化膜もしくは窒化膜
等により裏面を被覆する工程が必要な場合もある。その
後、裏面においては拡散層１２と電極金属との接続を行
なうためのコンタクトホール１１の形成、電極金属９の
形ａ、保護膜１０の形成等の工程を経て図５のような構
造の半導体装置を形成する。裏面のｉ極は必ずしもその
表面の電極と接続される必要はなく、集積回路内部の信
号線と接続することも可能である。
また同様に表面の電極は必ずしも対向している裏面の電
極と接続される必要はない。
極と接続される必要はない。
次に本発明により製作された半導体装置をハイブリッド
化する方法について説明する。ここでは例として各半導
体装置の電極としてハンダバンブを形成した半導体装置
について説明を行なう。電極側斜は特にハンダバンブで
なく金バンプ等でも全く同様の効果が得られる。図４に
示すように基板１２の上にハンダバンブを形成した半導
体装置をグイボンディングし、その上から本発明による
半導体装置１４な重ね、ハンダ溶融点以上の熱を加える
ことにより、ハンダの表面張力により自動的に位置決め
がされ、お互いの電極が接続される。
化する方法について説明する。ここでは例として各半導
体装置の電極としてハンダバンブを形成した半導体装置
について説明を行なう。電極側斜は特にハンダバンブで
なく金バンプ等でも全く同様の効果が得られる。図４に
示すように基板１２の上にハンダバンブを形成した半導
体装置をグイボンディングし、その上から本発明による
半導体装置１４な重ね、ハンダ溶融点以上の熱を加える
ことにより、ハンダの表面張力により自動的に位置決め
がされ、お互いの電極が接続される。
同様の方法によりさらに幾つかの半導体装置をハイブリ
ッド化することが可能である。必要個数の半導体装置を
ハイブリッド化した後、最上部の半導体装置の電極１６
より、ワイヤーボンディングもしくはギヤングボンディ
ング等の手段を用いて回路基板と接続を行ない必要な回
路を構成する。
ッド化することが可能である。必要個数の半導体装置を
ハイブリッド化した後、最上部の半導体装置の電極１６
より、ワイヤーボンディングもしくはギヤングボンディ
ング等の手段を用いて回路基板と接続を行ない必要な回
路を構成する。
以上述べたように本発明によれば、数個の半導体装置を
重ね合わせて回路ｍ成ができるため、半導体装置の個数
分だけ平面的な面積が必要であった従来に比べ・最少、
半導体装置１個分まで面積を減少することができる０ま
た半導体装置どうしを直接接続するため信頼性も高まる
という効果を有する◇特に今後、半導体基板の技術が進
歩し、基板の表面にも裏面にも集積回路を製作すること
が可能となったとき・Ｄ工Ｐ（デュアルインパッケージ
）等に本発明のハイブリッド方式を採用することにより
、通常のＤＩＰタイプの集積回路に比べ数倍から数十倍
の機能を有するＤＩＰタイプの集積回路を製作すること
が可能であり、コンピュータ等の小型化等に大いに効果
を有するものである。
重ね合わせて回路ｍ成ができるため、半導体装置の個数
分だけ平面的な面積が必要であった従来に比べ・最少、
半導体装置１個分まで面積を減少することができる０ま
た半導体装置どうしを直接接続するため信頼性も高まる
という効果を有する◇特に今後、半導体基板の技術が進
歩し、基板の表面にも裏面にも集積回路を製作すること
が可能となったとき・Ｄ工Ｐ（デュアルインパッケージ
）等に本発明のハイブリッド方式を採用することにより
、通常のＤＩＰタイプの集積回路に比べ数倍から数十倍
の機能を有するＤＩＰタイプの集積回路を製作すること
が可能であり、コンピュータ等の小型化等に大いに効果
を有するものである。
第１図は従来の半導体装！
１・・・・・シリコン基板
２・−・・・・電極
６・・・・・・集積回路の能動領域
第２図は従来のハイブリッド方式
％式％
第６図は本発明の電極構造の例
７・・・・・・シリコン基板
８・・・・・・シリコン酸化膜
９・・・・・・裏面電極
１０・・・・・・保護膜
１１・・・・・・コンタクトホール
１２・・・・・・拡散層
第４ＦＡは本発明の半導体装置を用いたハイブリッド方
式の例 １３・・・・・・回路基板 １４・・・・・・ハンダバンブを形成した半導体装置１
５・・・・・ハンダバンプを形成した本発明の半導体装
置 １６・・・・・・ハンダバンプ 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 第１図 第２ ｒＺｌ 第４ヒ１
式の例 １３・・・・・・回路基板 １４・・・・・・ハンダバンブを形成した半導体装置１
５・・・・・ハンダバンプを形成した本発明の半導体装
置 １６・・・・・・ハンダバンプ 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 第１図 第２ ｒＺｌ 第４ヒ１
Claims (2)
- （１） 半導体装置の電極構造において半導体基板の表
面だけでなく裏面からも電極を取り出すことを特徴とす
る半導体装置。 - （２）上記半導体装置を縦方向に接続し機能性を高める
ことを特徴とする半導体装置の接続方法０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP752184A JPS60150668A (ja) | 1984-01-18 | 1984-01-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP752184A JPS60150668A (ja) | 1984-01-18 | 1984-01-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60150668A true JPS60150668A (ja) | 1985-08-08 |
Family
ID=11668075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP752184A Pending JPS60150668A (ja) | 1984-01-18 | 1984-01-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60150668A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198253A (ja) * | 1987-10-09 | 1989-04-17 | Sharp Corp | 立体型半導体装置の製造方法 |
| US6515370B2 (en) | 1997-03-10 | 2003-02-04 | Seiko Epson Corporation | Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board |
-
1984
- 1984-01-18 JP JP752184A patent/JPS60150668A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198253A (ja) * | 1987-10-09 | 1989-04-17 | Sharp Corp | 立体型半導体装置の製造方法 |
| US6515370B2 (en) | 1997-03-10 | 2003-02-04 | Seiko Epson Corporation | Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board |
| US6803663B2 (en) | 1997-03-10 | 2004-10-12 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US6989605B2 (en) | 1997-03-10 | 2006-01-24 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7119445B2 (en) | 1997-03-10 | 2006-10-10 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7436071B2 (en) | 1997-03-10 | 2008-10-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7598619B2 (en) | 1997-03-10 | 2009-10-06 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US7932612B2 (en) | 1997-03-10 | 2011-04-26 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
| US8134237B2 (en) | 1997-03-10 | 2012-03-13 | Seiko Epson Corporation | Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2005086216A1 (ja) | 半導体素子及び半導体素子の製造方法 | |
| JPH08213427A (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| JPS60160645A (ja) | 積層半導体集積回路装置 | |
| JP2015233132A (ja) | 半導体装置 | |
| JP2002076326A (ja) | 半導体装置 | |
| JP2000243904A (ja) | チップ・オン・チップ構造の半導体装置 | |
| JPH04356956A (ja) | 半導体装置及びその製造方法 | |
| JP2014003081A (ja) | 半導体装置及びその製造方法 | |
| JPS60150668A (ja) | 半導体装置 | |
| JP2001044414A (ja) | 半導体装置 | |
| JPS60140850A (ja) | 積層集積型半導体回路装置の製法 | |
| TW200830527A (en) | Multi-chip package and method of fabricating the same | |
| GB1191093A (en) | Improvement of the Electrode Lead-Out Structure of a Semiconductor Device | |
| JPS63150954A (ja) | ブリツジ型半導体装置 | |
| CN111554625A (zh) | 一种芯片封装方法 | |
| JP2007027654A (ja) | 半導体装置 | |
| JPH04107964A (ja) | 半導体集積回路装置 | |
| JPH06268151A (ja) | 半導体装置 | |
| JP4668608B2 (ja) | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 | |
| JPS63199454A (ja) | 半導体装置 | |
| CN111554626A (zh) | 一种芯片封装方法 | |
| JPH0224376B2 (ja) | ||
| KR100687420B1 (ko) | 적층형 반도체 소자 및 제조 방법 | |
| JP3341527B2 (ja) | 半導体素子 | |
| JP2001267489A (ja) | 半導体装置および半導体チップ |