JPS6014358A - 情報収集装置 - Google Patents
情報収集装置Info
- Publication number
- JPS6014358A JPS6014358A JP58121200A JP12120083A JPS6014358A JP S6014358 A JPS6014358 A JP S6014358A JP 58121200 A JP58121200 A JP 58121200A JP 12120083 A JP12120083 A JP 12120083A JP S6014358 A JPS6014358 A JP S6014358A
- Authority
- JP
- Japan
- Prior art keywords
- information
- memory
- register
- address
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1) 発明の属する技術分野の説明
本発明は、情報収集装置に関し、特に、情報処理装置の
内部動作状態(性能等)に関する情報を収集する情報収
集装置に関するものである。
内部動作状態(性能等)に関する情報を収集する情報収
集装置に関するものである。
(2) 従来技術の説明
従来、情報処理装置において、装置内部の動作状態を調
査する(例えば性能測定等)場合には、測定用に接続端
子等を設け、これにカウンタを接続して測定していた。
査する(例えば性能測定等)場合には、測定用に接続端
子等を設け、これにカウンタを接続して測定していた。
又、複数の信号の組合わせ− 」 −〇rP
の状態を測定する場合には、それぞれの組合せに応じた
組合せ回路を必要とした。特に、装置間のインタフェー
スに使用される通信コードの使用回数を各使用コード毎
に測定したい場合には通信コードのデコード回路を必要
とし、かつカウンタ等もデコード出力の数だけ必要とし
、測定の実行上不便であった。
組合せ回路を必要とした。特に、装置間のインタフェー
スに使用される通信コードの使用回数を各使用コード毎
に測定したい場合には通信コードのデコード回路を必要
とし、かつカウンタ等もデコード出力の数だけ必要とし
、測定の実行上不便であった。
(3) 発明の詳細な説明
本発明は従来の技術に内在する上記欠点を解消する為に
なされたものであり、従って本発明の目的は、装置の内
部状態の収集、特に、コード化されたデータのコード別
の出現頻度を調査する為に、デコード回路、測定器等を
使用することなく簡単に状態情報の収集ができる新規な
情報収集装置を提供することにある。
なされたものであり、従って本発明の目的は、装置の内
部状態の収集、特に、コード化されたデータのコード別
の出現頻度を調査する為に、デコード回路、測定器等を
使用することなく簡単に状態情報の収集ができる新規な
情報収集装置を提供することにある。
(4) 発明の構成
上記目的を達成する為に、本発明に係る情報収集装置t
は、2ワードの容量をもつメモリと、nビットの情報を
保持し前記メモリへのアドレス可能なレジスタと、前記
メモリのUtみ出された内容を 2− ″′1′″加算する加算器と、前記加賀゛器の出力を前
記メモリへ曹込む手段とを備えて構成される。
は、2ワードの容量をもつメモリと、nビットの情報を
保持し前記メモリへのアドレス可能なレジスタと、前記
メモリのUtみ出された内容を 2− ″′1′″加算する加算器と、前記加賀゛器の出力を前
記メモリへ曹込む手段とを備えて構成される。
(5) 発明の実施例の説明
次に、本発明をその好ましい一実施例について図面を参
照して詳A411 hこ説明する。
照して詳A411 hこ説明する。
第1図は本発明に係Z)情報収集装置ばの一実施例を示
すブロック構成図である。図をこおいて、本発明の一実
施例は、1で示される2ワードのメモリと、2で示され
るnビットのレジスタと、3で示される+1を行う加社
器と、4で示されるメモリへの1込み制御を行う回路と
により構成される。
すブロック構成図である。図をこおいて、本発明の一実
施例は、1で示される2ワードのメモリと、2で示され
るnビットのレジスタと、3で示される+1を行う加社
器と、4で示されるメモリへの1込み制御を行う回路と
により構成される。
情報処理装置において、内部の動作状態を知る為に必9
yz nビットのi′11報があり、これらの1“U
報のダイナミックな動作を四側したい時に、本発明が有
効となる。
yz nビットのi′11報があり、これらの1“U
報のダイナミックな動作を四側したい時に、本発明が有
効となる。
前記nビットの情報は、同じnピントの長さをもつレジ
スタ2へ導ひかれセットされる。レジスタ2は、メモリ
1へのアドレス情報を与え、このアドレスに従って、メ
モリ1の該当する内容が胱出され、加η器3で+1され
る。メモリ1へのl込み制御回路4け、情報処理装置M
内の特定信号(例えばクロック信@)によV加q器3の
出力データとメモリ1のレジスタ2で示されるアドレス
へ書込みを行う。
スタ2へ導ひかれセットされる。レジスタ2は、メモリ
1へのアドレス情報を与え、このアドレスに従って、メ
モリ1の該当する内容が胱出され、加η器3で+1され
る。メモリ1へのl込み制御回路4け、情報処理装置M
内の特定信号(例えばクロック信@)によV加q器3の
出力データとメモリ1のレジスタ2で示されるアドレス
へ書込みを行う。
更に具体的な実施例として、装置間の通信を通信コート
で行っている場合の通信コードの出現頻度を調査するケ
ースについて説明する。レジスタ2へHnピットの通信
コードが入力され、メモリ1への書込制御回路4へ一通
信の周期信号が入力される。今、通信が通信コード″a
”で実行されると、レジスタ2の内容がa”と’aDs
その結果としてメモリ1のa番地の内容が読出され、加
算器3により+1されて、更に″″a″a″箱地みが行
なわれ、通信コード″a″が1回実行されたことがメモ
リ】に記録される。このようにして順次記録されること
により、必る時点でメモリ】の内容を読出すことにより
、通信コード毎にその出現頻度を知ることができる。又
、nビットのう−夕の特定のm (m (n )ピント
で代表されるデータ(n−mビットが不定でよいコード
)の出現頻度をめる場合には、データの記録方法は前記
nビットの場合と同じであるが、胱出しの時、mビット
でアトl/スされる複数ワードの内容をすべて加算する
ことによりその出現頻度をめることが可能である。
で行っている場合の通信コードの出現頻度を調査するケ
ースについて説明する。レジスタ2へHnピットの通信
コードが入力され、メモリ1への書込制御回路4へ一通
信の周期信号が入力される。今、通信が通信コード″a
”で実行されると、レジスタ2の内容がa”と’aDs
その結果としてメモリ1のa番地の内容が読出され、加
算器3により+1されて、更に″″a″a″箱地みが行
なわれ、通信コード″a″が1回実行されたことがメモ
リ】に記録される。このようにして順次記録されること
により、必る時点でメモリ】の内容を読出すことにより
、通信コード毎にその出現頻度を知ることができる。又
、nビットのう−夕の特定のm (m (n )ピント
で代表されるデータ(n−mビットが不定でよいコード
)の出現頻度をめる場合には、データの記録方法は前記
nビットの場合と同じであるが、胱出しの時、mビット
でアトl/スされる複数ワードの内容をすべて加算する
ことによりその出現頻度をめることが可能である。
(6) 発明の詳細な説明
本発明には、以上説明したように、情報収集の対象デー
タを収集用のメモリのアドレスとして使用することによ
り、コード化された情報の頻度を簡増に収集できるとい
う効果がある。
タを収集用のメモリのアドレスとして使用することによ
り、コード化された情報の頻度を簡増に収集できるとい
う効果がある。
@1図は本発明の一実施例を示すブロック構成図である
。 1・・・2?1ワードのメモリ、2・sonビットのレ
ジスタ、3・・−+1を行う加算器、4・・・メモリ書
込の制御回路 特許出願人 日本亀気株式会社 代 理 人 弁理士 熊 谷雄太部 第1 図
。 1・・・2?1ワードのメモリ、2・sonビットのレ
ジスタ、3・・−+1を行う加算器、4・・・メモリ書
込の制御回路 特許出願人 日本亀気株式会社 代 理 人 弁理士 熊 谷雄太部 第1 図
Claims (1)
- 情報処理装置において、2ワードの容量をもつメモリと
、nビットの情報を保持し前記メモリへのアドレス可能
なレジスタと、前記メモリの読出された内容を″1″加
算する加算器と、前記加算器の出力を前記メモリへ曹込
む手段とを有することを特徴とした情報収集装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58121200A JPS6014358A (ja) | 1983-07-04 | 1983-07-04 | 情報収集装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58121200A JPS6014358A (ja) | 1983-07-04 | 1983-07-04 | 情報収集装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6014358A true JPS6014358A (ja) | 1985-01-24 |
Family
ID=14805340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58121200A Pending JPS6014358A (ja) | 1983-07-04 | 1983-07-04 | 情報収集装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6014358A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61286940A (ja) * | 1985-06-13 | 1986-12-17 | テクトロニツクス・インコ−ポレイテツド | イベントカウンタ |
-
1983
- 1983-07-04 JP JP58121200A patent/JPS6014358A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61286940A (ja) * | 1985-06-13 | 1986-12-17 | テクトロニツクス・インコ−ポレイテツド | イベントカウンタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0140957B1 (en) | Audio digital recording and playback system | |
US4835675A (en) | Memory unit for data tracing | |
JPS6014358A (ja) | 情報収集装置 | |
JPS6060694A (ja) | 波形発生装置 | |
JPS55163697A (en) | Memory device | |
SU765881A1 (ru) | Аналоговое запоминающее устройство | |
SU1112368A1 (ru) | Устройство дл обработки информации | |
SU567174A1 (ru) | Устройство дл сжати информации | |
SU955067A1 (ru) | Устройство дл опроса информационных каналов | |
SU748504A1 (ru) | Запоминающее устройство | |
JPH06282475A (ja) | 時系列データのファイリング方式 | |
JP3099696B2 (ja) | 波形解析装置 | |
SU840874A1 (ru) | Устройство дл сопр жени цифровой вы-чиСлиТЕльНОй МАшиНы C пЕРифЕРийНыМи уСТРОй-СТВАМи | |
SU1040526A1 (ru) | Запоминающее устройство с самоконтролем | |
JPS6148186B2 (ja) | ||
SU955197A1 (ru) | Запоминающее устройство с обнаружением ошибок | |
SU754472A1 (ru) | Устройство для контроля аппаратуры цифровой магнитной записи 1 | |
SU1363309A1 (ru) | Буферное запоминающее устройство | |
Wallis | Short Leq: A new acoustic measuring technique | |
SU1068983A1 (ru) | Устройство дл записи цифровой информации | |
SU1451723A2 (ru) | Устройство дл вычислени мультипликативной свертки | |
KR20210109810A (ko) | 디지털 트윈 프로세스 실행을 위한 세그먼트 기반 엣지 로깅 방법 | |
SU955210A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1173446A1 (ru) | Запоминающее устройство | |
SU1474656A1 (ru) | Устройство дл откладки программ |