JPS60140421A - 出力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、漢字プリンタ、ビデオデータターミナル等の
出力制御装置に係り、特に書式データと文書データを１
個のデータセットに併合（マージ）して出力するのに好
適なメモリの出力制御装置に関する。

〔発明の背景〕

従来の漢字プリンタやビデオデータターミナル等の出力
制御装置で書式データを含んだ画像を出力する場合、第
１図に示すように文字データと書式データを別々のメモ
リ１１．１２に展開し、各々のメモリ１１．１２から文
字データおよび書式データを個別にレジスタ１３．１４
に読出し、ＯＲ回路１５でマージして出力していた。そ
のため各メモリを制御する制御部１６．１７も個別に必
要となり、ハード量が多くなるという欠点があった。

なお１図中、１８は制御部１６．１７に指令を発するプ
ロセッサである。

（Ｒ１明の目的〕 本発明は上述の点にかんがみてなされたもので、文字デ
ータおよび書式データ等の複数のデータを同一メモリ上
に格納、読出すことができる出力制御装置を少ないハー
ド量で提供することを目的とする。

〔発明の概要〕

本発明の要点は１文字データおよび書式データ等の複数
のデータを同一メモリ上の複数のエリアにドツト展開し
て格納し、読出し時はこれら複数のデータを同時に読出
し、該読出しと同時にこれら複数のデータをマージして
出力装置へ送出するようにした点にある。

〔発明の実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第２図は、通常の文字データと書式データを同一メモリ
の別エリアに展開し、同時読出しを行ない、読出しデー
タをマージし、出力装置に出力する例を示す図である。

同図において、２１はメモリ部であり、該メモリ部２１
は２個のエリア２２．２３に区分され、エリア２２に通
常の文字データを割当て、エリア２３に書式データを割
当てる。

エリア２２には文字データをドツト展開し、エリア２３
には書式データをドツト展開する。エリア２２の文字デ
ータとエリア２３の書式データを同時に読出し、ＯＲゲ
ート２４を介して、出力装置２５に送り、印刷等の表示
を行う。

第３図は、第２図を具体化したブロック図であり、同図
において、３１はメモリ部で、該メモリ部３１のデータ
幅は説明の便宜上４バイトとし、メモリ部３１の読出し
、書込み単位は４バイトとする。メモリ部３１から読出
された４バイトのデータは、読出しデータバス４１を介
して読出しデータレジスタ３２に一旦セットされる。読
出しデータレジスタ３２の出力はＯＲ回路３４とアンド
オア回路で構成される出力選択回路３６に接続される。

、ＯＲ回路３４では、読出しデータレジスタ３２の４バ
イトデータは、前半の２バイトと後半２バイトをデータ
バス４５．４６を介してＯＲ回路３４に出力され、ＯＲ
回路３４でマージされ、２バイトのデータが得られる。

出力選択回路３６は、要求もとてセットされたフラグ３
５の指示により、出力選択回路３６にデータバス４５．
４６．４７を通して入力された、読出しデータの前半２
バイトか、後半２バイトか、マージ出力かのいずれか１
個を選択し、該２バイトデータをデータ要求もとへデー
タバス４２を介して送出する。

一方メモリ部３１への書込み動作は、２バイト単位で文
字データおよび書式データを別々に行なう。書込みデー
タは、データバス４３を通して書込みデータレジスタに
取込まれる。前述したようにメモリ部３１の動作単位は
４バイ１〜であるため。

データ書込みにはデータの長さをＡバイトに揃えてやる
必要がある。データの長さを４バイトに揃えるために、
書込むべきアドレスに格納されているデータを一度読出
しデータレジスタ３２へ読出す。該続出しデータレジス
タ３２からの読出しデータと書込みデータレジスタ３３
からの書込みデータをデータバス４５．４６．４８を通
して書込み選択回路３７へ入力し、書込み選択回路３７
でデータの長さを４バイトに揃え、書込みデータバス４
４を通してメモリ部３１へ書込みデータを送出する。

書込みデータレジスタ３３の書込みデータが文字データ
であれば、これを前半２バイトとし、後半２バイトは読
出しデータレジスタ３２の後半２バイトの書式データを
書込み選択回路３７で選択する。つまり書込みデータに
含まれないデータをメモリ部３１から読出し、同一デー
タが再度メモリ部３１に書込まれることになる°。この
一連の書込み動作は１メモリサイクルで行なうので動作
時間が長くなる等の問題はない。また、書込み選択回路
の選択動作は、要求もとてセットされる書込みフラグ３
８の指示に従って行なう。

上記実施例によれば、同一のメモリ部３■内に別々のデ
ータを格納し、必要に応じて別々のデータを同時に読出
すことによりこれら複数データのマージ出力が容易に得
られる。また、メモリアクセス単位がメモリのデータ幅
単位のためハミングコートチェック等のチェック回路を
従来のまま使用できる。

なお、上記実施例においては、書式データと通常データ
を例に説明したが、これらのデータに限定されるもので
はなく、また、データの数も２個に限定されるものでは
ない。

〔発明の効果〕

以上説明したように、本発明によれば、複数データ格納
のため個別に複数メモリを持つ必要がないため、メモリ
制御用のハード量を大幅に削減できる。また、別々のデ
ータを同一メモリに持ち、同時に読出しマージができる
ので、同期化のロスが無くなり、処理速度が向上する等
の優れた効果が得られる。

【図面の簡単な説明】

第１図は従来の出力制御装置の構成を示すブロック図、
第２図は本発明の一実施例をなす文書データと書式デー
タをマージして出力する出力制御装置の構成を示すブロ
ック図、第３図は、第２図を具体化したメモリ周辺部の
ブロック回路図である。 ２１・・・メモリ部、２２・・・通常データエリア、２
３・・・書式データエリア、２４・・・ＯＲゲート、２
５・・・出力装置、　３１・・・メモリ部、３２・・・
読出しデータレジスタ、３３・・・書込みデータレジス
タ、３４・・・ＯＲ回路、３５・・・読出しフラグ、３
６・・・出方選択回路、３７・・・書込み選択回路、３
８・・・書込みフラグ。

Claims (1)

【特許請求の範囲】
1. （１）複数のデータを同一メモリを複数に区分したエリ
   アにドツト展開して格納するメモリと、該メモリから読
   出した複数のデータを一時保管する読出しデータレジス
   タと、該読出しデータレジスタからの複数のデータを併
   合する併合回路と、前記読出しデータレジスタに保管さ
   れた複数のデータを個々に選択して出力するかある併合
   回路から併合されたデータを出力するかを決定する出力
   選択回路と、該出力選択回路に選択指令を送る読出し制
   御フラグとを有し、該請出し制御フラグの制御により、
   前記読出しデータレジスタの出力または併合回路の出力
   を前記出力選択回路で選択して送ることを特徴とする出
   力制御装置。