JPS60140144U

JPS60140144U - information processing equipment

Info

Publication number: JPS60140144U
Application number: JP2691484U
Authority: JP
Inventors: 庸夫小池
Original assignee: 日本電気株式会社
Priority date: 1984-02-27
Filing date: 1984-02-27
Publication date: 1985-09-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

[Brief explanation of drawings]

第１図は従来の情報処理装置のスタック制御の機能構成
図、第２図は本考案におけるスタック制御部の構成図、
第３図は本考案の一実施例を示すブロック図である。１，１００・・・・・・スタックポインタ制御部、２・
・・・・・システムスタックポインタ、３・・・・・・
システムスタック領域、４・・・・・・データスタック
ポインタ、５・・・・・・データスタック領域、６・・
・・・・外部メモリ、７−・・・・・・スタックポイン
ト、訃・・・・・スタック領域、９・・・・・・不タッ
ク属性ポインタ、１０・・・・・・スタック属性メモリ
領域、１１・・・・・・割り込み制御部、１２・・・・
・・命令レジスタ、１３・・・・・・命令解析部、１４
・・・・・・アキ笠一ムレータ、１５・・・・・・テン
ポラリレジスタ、１６・・・・・・算術演算装置、１７
・・・・・・フラグレジスタ、１８・・・・・・汎用レ
ジスタ群、１９・・・・・・プログラムカウンタ、２０
・・・・・・スタックポインタ、２１・・・・・・イン
クリメンタ・デイクリメンタ・ラッチ部、２２・・・・
・・アドレスバスバッファ、２４・・曲テータパスバツ
ファ、２−６・・・・・・タイミン“グ制御部、２７・
・・・・・内部バス、２８・・・・・・スタック属性ポ
インタ、２９・・・・・・インクリメンタ●デイクリメ
ンタ●ラツチ部、３０・・・・・・補助レジスタ、３１
・・・・・・ピットオペレテイン−グユニット、３２・
・・・・・ブレイク信，号、３３・・・・・・割り込み
許可信号、３４・・・・・・外部割り込み信号、３５・
・・・・・リード・ライト制御信号、３６・・・・・・
外部入出力装置外部メモリ制御信号、３７・・・・・・
ステータス信号、３８・・・・・・レディ信号、３９・
・・・・・クロツク信号、４０・・・・・・リセット信
号、４１・・・・・・データパス、４２・・・・・・ア
ドレスバス。FIG. 1 is a functional configuration diagram of stack control of a conventional information processing device, and FIG. 2 is a configuration diagram of a stack control section in the present invention.
FIG. 3 is a block diagram showing an embodiment of the present invention. 1,100...Stack pointer control unit, 2.
...System stack pointer, 3...
System stack area, 4... Data stack pointer, 5... Data stack area, 6...
...External memory, 7-...Stack point, Stack area, 9...Non-tack attribute pointer, 10...Stack attribute memory area , 11... interrupt control section, 12...
...Instruction register, 13...Instruction analysis section, 14
・・・・・・Aki Kasaichi Mulator, 15・・・Temporary register, 16・・・Arithmetic operation unit, 17
...Flag register, 18...General-purpose register group, 19...Program counter, 20
...Stack pointer, 21...Incrementer/decrementer/latch section, 22...
... Address bus buffer, 24... Song data path buffer, 2-6... Timing control section, 27.
...Internal bus, 28...Stack attribute pointer, 29...Incrementer ●Decrementer ●Latch section, 30...Auxiliary register, 31
・・・・・・Pit operating unit, 32・
...Break signal, 33...Interrupt enable signal, 34...External interrupt signal, 35.
...Read/write control signal, 36...
External input/output device external memory control signal, 37...
Status signal, 38... Ready signal, 39.
....clock signal, 40 ....reset signal, 41 ....data path, 42 ....address bus.

Claims

[Scope of utility model registration request]

During subroutine control, the first type of data is temporarily stored in an external memory, and after the subroutine control ends, a storage address is specified for reading the stored data, and when register saving control is performed, the second type of data is stored. storage area 1 for temporarily storing the data in the external memory and reading the stored data after the register saving control is completed;
The first pointer register that specifies the address and the ? and a second pointer register that specifies a storage address for storing identification data indicating whether the stored data is first data or second data in the external memory. .