JPS60137084A - 半導体レ−ザの製造方法 - Google Patents
半導体レ−ザの製造方法Info
- Publication number
- JPS60137084A JPS60137084A JP24614783A JP24614783A JPS60137084A JP S60137084 A JPS60137084 A JP S60137084A JP 24614783 A JP24614783 A JP 24614783A JP 24614783 A JP24614783 A JP 24614783A JP S60137084 A JPS60137084 A JP S60137084A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cleavage
- substrate
- semiconductor laser
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0202—Cleaving
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、内部スＩ〜ライブ型半導体レーザの製造方法
に係わり、特に該レーザを棒状のウェハから単一の素子
にする際のへき開に有効な半導体レーザの製造方法に関
する。
に係わり、特に該レーザを棒状のウェハから単一の素子
にする際のへき開に有効な半導体レーザの製造方法に関
する。
［発明の技術的背景とその問題点］
半導体１ノーザを高温下において連続光振させるために
は、光の損失と無駄な再結合が最小となるよう特定領域
に光エネルギー及び注入電流を閉じ込める構造にする必
要がある。特定領域に光エネルギー及び注入電流を閉じ
込める構造としては、内部ストライプ型半導体レーザが
広く知られている。このレーザは、第１図（ａ ） （
ｂ ）に示す如くストライプ状の溝部１１の両側に設け
られた電流狭窄層１２．１３によって溝部以外に電流が
流れるのを制限している。なお、図中１４はｎ型基板、
１５は１１型クラッド層、１６は活性層、１７はｐ型ク
ラッド層、１８はｐ型Ａ−ミックコンタクト層をそれぞ
れ示している。
は、光の損失と無駄な再結合が最小となるよう特定領域
に光エネルギー及び注入電流を閉じ込める構造にする必
要がある。特定領域に光エネルギー及び注入電流を閉じ
込める構造としては、内部ストライプ型半導体レーザが
広く知られている。このレーザは、第１図（ａ ） （
ｂ ）に示す如くストライプ状の溝部１１の両側に設け
られた電流狭窄層１２．１３によって溝部以外に電流が
流れるのを制限している。なお、図中１４はｎ型基板、
１５は１１型クラッド層、１６は活性層、１７はｐ型ク
ラッド層、１８はｐ型Ａ−ミックコンタクト層をそれぞ
れ示している。
ところで、上記第１図（ａ ）に示ｉｔｓ造のレーザは
、第２図（ａ）に示す如く平坦な基板１４上に電流狭窄
層１２を全面に成長したのち、レジス］・工程を経て同
図（ｂ）に示す如く選択エツチングによってストライプ
状の溝部１１を形成する。
、第２図（ａ）に示す如く平坦な基板１４上に電流狭窄
層１２を全面に成長したのち、レジス］・工程を経て同
図（ｂ）に示す如く選択エツチングによってストライプ
状の溝部１１を形成する。
この基板１４上に順次クラッド層１５．活性層１６、ク
ラッド層１７．オーミックコンタク１一層１８を成長し
て完成される。一方、第１図（ｂ）に示す構造のレーザ
は第２図（Ｃ）に示す如く平坦な基板１４上にクラッド
層１５．活性層１６゜クラッド層１７．電流狭窄層１３
を成長したのち、レジスＩ・工程を経て同図（（１）に
示す如く選択エツチングによってス］・ライブ状の溝部
１１を形成する。その後、オーミックコンタク１１１８
を成長して完成される。このようにして得られたレーザ
素子基板は１）・１１電極蒸着後、棒状にへき開（スト
ライブ方向と直交する方向のへき開であり、これにより
共振器端面が形成される）され、その後単体の素子にへ
き開くストライブ方向と平行な方向のへき開）される。
ラッド層１７．オーミックコンタク１一層１８を成長し
て完成される。一方、第１図（ｂ）に示す構造のレーザ
は第２図（Ｃ）に示す如く平坦な基板１４上にクラッド
層１５．活性層１６゜クラッド層１７．電流狭窄層１３
を成長したのち、レジスＩ・工程を経て同図（（１）に
示す如く選択エツチングによってス］・ライブ状の溝部
１１を形成する。その後、オーミックコンタク１１１８
を成長して完成される。このようにして得られたレーザ
素子基板は１）・１１電極蒸着後、棒状にへき開（スト
ライブ方向と直交する方向のへき開であり、これにより
共振器端面が形成される）され、その後単体の素子にへ
き開くストライブ方向と平行な方向のへき開）される。
ここで上記へき開の位置、特に後者のへき開の位置は、
電流注入用ストライブ満部上の成長層に出来るわずかな
ストライブ模様を見ながら決められる。このため、レー
ザのへき開に時間がかかり、へき開の歩留りも落ちる。
電流注入用ストライブ満部上の成長層に出来るわずかな
ストライブ模様を見ながら決められる。このため、レー
ザのへき開に時間がかかり、へき開の歩留りも落ちる。
また、この成長後の僅かなストライプ模様は電流注入用
ストライブ溝部上の成長層が厚くなればなる程、ざらに
該溝部の幅が狭くなればなる程、溝部の深さが浅くなれ
ばなる程認識することが困難となる。
ストライブ溝部上の成長層が厚くなればなる程、ざらに
該溝部の幅が狭くなればなる程、溝部の深さが浅くなれ
ばなる程認識することが困難となる。
［発明の目的］
本発明の目的は、電流注入用ストライブ溝部の形状に関
係なく、また該溝部上の成長厚みにも殆ど無関係にへき
関すべき位置を確実に認識することができ、へき開の容
易化及び歩留り向上をはかり得る半導体レーザの製造方
法を提供することにある。
係なく、また該溝部上の成長厚みにも殆ど無関係にへき
関すべき位置を確実に認識することができ、へき開の容
易化及び歩留り向上をはかり得る半導体レーザの製造方
法を提供することにある。
［発明の慨要〕
本発明の骨子は、内部ス］・ライブ型半導体レーザの成
長用基板上に、この上に成長すべき成長層の厚さに関係
なくその形状が反映するよう十分な深さのへき開用Ｖ溝
を予め形成することにある。
長用基板上に、この上に成長すべき成長層の厚さに関係
なくその形状が反映するよう十分な深さのへき開用Ｖ溝
を予め形成することにある。
ずなわら本発明は、気相成長法を用い、半導体基板上に
少なくとも、活性層を有するヘテロ接合構造層及びスト
ライブ状に開口が形成された電流狭窄層を積層して内部
ストライプ型半導体レーザを製造する方法において、前
記各層を成長する前に前記基板上に、前記電流狭窄層に
形成すべきストライブ状開口を挾み該ストライブと平行
に十分深いへき開用Ｖ溝を形成しておき、前記各層を成
長した後に最上層に反映する上記ＶｉＭの反映形状を基
に前記基板及び各層をへき開Ｊるようにした方法である
。
少なくとも、活性層を有するヘテロ接合構造層及びスト
ライブ状に開口が形成された電流狭窄層を積層して内部
ストライプ型半導体レーザを製造する方法において、前
記各層を成長する前に前記基板上に、前記電流狭窄層に
形成すべきストライブ状開口を挾み該ストライブと平行
に十分深いへき開用Ｖ溝を形成しておき、前記各層を成
長した後に最上層に反映する上記ＶｉＭの反映形状を基
に前記基板及び各層をへき開Ｊるようにした方法である
。
［発明の効果］
本発明によれば、結晶成長完了後に最上層に反映したへ
き開用Ｖ溝の反映形状から電流狭窄用ストライブ満部の
位置を間接的に確認することができ、また上記反映形状
からへき関すべき位置を容易に確認することができる。
き開用Ｖ溝の反映形状から電流狭窄用ストライブ満部の
位置を間接的に確認することができ、また上記反映形状
からへき関すべき位置を容易に確認することができる。
このため、棒状のウェハから単一の素子にする際のへき
間を容易且つ歩留り良く行うことができる。さらに、上
記ストライブ溝部の幅や深さ或いは該溝部上の成長層厚
みを、へき開工程のために制限する必要がないので、こ
れらを最適な値に設定することができ、素子特性の向上
をはかり得る等の利点もある。また、上記へき開をへき
開用Ｖ溝の位置で行うことにより、へき開をより容易に
行うことができる。さらに、成長層側をａ着剤等により
基体にマウントする場合、へき開用■溝の存在によりレ
ーザ素子側面のＰＮ接合がｎ着剤から従来のちのより遠
く離れるので、短絡故障が少なくなる等の利点がある。
間を容易且つ歩留り良く行うことができる。さらに、上
記ストライブ溝部の幅や深さ或いは該溝部上の成長層厚
みを、へき開工程のために制限する必要がないので、こ
れらを最適な値に設定することができ、素子特性の向上
をはかり得る等の利点もある。また、上記へき開をへき
開用Ｖ溝の位置で行うことにより、へき開をより容易に
行うことができる。さらに、成長層側をａ着剤等により
基体にマウントする場合、へき開用■溝の存在によりレ
ーザ素子側面のＰＮ接合がｎ着剤から従来のちのより遠
く離れるので、短絡故障が少なくなる等の利点がある。
［発明の実施例コ
題３図（ａ ）〜（ｆ）は本発明の一実施例に係わるＱ
ａ ＡＪｌＡｓ ／Ｇａ Ａｓ系系内メストライブ型半
導 〜（ｄ ）及び（「）は断面図、同図（ｅ）は平面図で
ある。まず、第３図（ａ ＞に示づ如り１１型ＧａＡｓ
基板３１の主面上に約１’Ｏ［μｍｌの幅及び漂さのへ
さ開用Ｖｔ１３２ａ 、 ３２１１を設ける。
ａ ＡＪｌＡｓ ／Ｇａ Ａｓ系系内メストライブ型半
導 〜（ｄ ）及び（「）は断面図、同図（ｅ）は平面図で
ある。まず、第３図（ａ ＞に示づ如り１１型ＧａＡｓ
基板３１の主面上に約１’Ｏ［μｍｌの幅及び漂さのへ
さ開用Ｖｔ１３２ａ 、 ３２１１を設ける。
次いで、気相成長法を用い、第３図（ｂ）に示す如く基
板３１上に＋＋−ＧａＡｆＡＳクラッド層３３゜アン１
ヘーブＧａ Ａｓ活性ＩＮ３４ 、 ＋＋−Ｇａ Ａｆ
Ａｓクラッｊへ層３５及び１１ Ｇａ ＡＪｌＡｓ電流
狭窄層３６を上記類に成長形成する。このとき、基板３
１に設けられたＶ溝３２ａ、３２ｂの形状はその深さ及
び幅がレープの主要部分の構造とは無関係に大きく設け
ることが可能であるため、電流阻止層３６上に非常に明
瞭なストライブ模様３７１）となって残る。
板３１上に＋＋−ＧａＡｆＡＳクラッド層３３゜アン１
ヘーブＧａ Ａｓ活性ＩＮ３４ 、 ＋＋−Ｇａ Ａｆ
Ａｓクラッｊへ層３５及び１１ Ｇａ ＡＪｌＡｓ電流
狭窄層３６を上記類に成長形成する。このとき、基板３
１に設けられたＶ溝３２ａ、３２ｂの形状はその深さ及
び幅がレープの主要部分の構造とは無関係に大きく設け
ることが可能であるため、電流阻止層３６上に非常に明
瞭なストライブ模様３７１）となって残る。
次に上記ストライブ模様３７ａ、、３７ｂを目印とし該
ストライプ模様間に電流注入領域を設けるべく電流狭窄
層３６をス］・ライブ状に選択エッチトングし、第３図
（Ｃ）に示１如くストライプ模様間３８を形成する。次
いで、再び気相成長法（例えばＮ１１Ｏ−ＣＶＤ法）を
用い、１１３図（ｄ ）に示す如＜ｐ−ＧａＡｓオーミ
ック］ンタクト層３９層成９形成する。続いて、図示し
ないオーミック電極を被着し、レーザ素子を完成する。
ストライプ模様間に電流注入領域を設けるべく電流狭窄
層３６をス］・ライブ状に選択エッチトングし、第３図
（Ｃ）に示１如くストライプ模様間３８を形成する。次
いで、再び気相成長法（例えばＮ１１Ｏ−ＣＶＤ法）を
用い、１１３図（ｄ ）に示す如＜ｐ−ＧａＡｓオーミ
ック］ンタクト層３９層成９形成する。続いて、図示し
ないオーミック電極を被着し、レーザ素子を完成する。
このとき、電流狭窄層３６に設けられた電流注入用スト
ライブ状溝部３８は深さ約１［μｍ］、幅約４［μｍ］
であるため、オーミック」ンタク］・層３９（厚さ約３
［μ７７１’］’）成長後には、殆どその形状は無くな
ってしまう。オーミックコンタク１一層３７の成長厚み
を薄くすれば上記溝部３８の形状は比較的その形状を残
したまま表面に現われるが、この部分をヒートシンク側
に［剤等でマウン］・する場合、放熱特性を悪くする原
因となる。
ライブ状溝部３８は深さ約１［μｍ］、幅約４［μｍ］
であるため、オーミック」ンタク］・層３９（厚さ約３
［μ７７１’］’）成長後には、殆どその形状は無くな
ってしまう。オーミックコンタク１一層３７の成長厚み
を薄くすれば上記溝部３８の形状は比較的その形状を残
したまま表面に現われるが、この部分をヒートシンク側
に［剤等でマウン］・する場合、放熱特性を悪くする原
因となる。
さらに、１）１１接合位置が融着剤と近くなり短絡故障
の原因となるので、オーミックコンタクト層３９は３［
μｍ］以上厚く成長せざるを１ｑない。
の原因となるので、オーミックコンタクト層３９は３［
μｍ］以上厚く成長せざるを１ｑない。
一方、基板３１上に設けられたへき開用Ｖ溝３２ａ、３
２ｂは１ｏ［μｒｒＬ］程度と深いため、このオーミッ
クコンタク１〜層３つを成長した後も、なおそのＶ形状
を保持している。即ち、Ａ−ミックコンタクト層３９上
には第３図（ｅ）にも示づ如く、■溝３２８，３２ｂの
形状を反映したストライブ模様４０８，４０ｂが残り、
このストライブ模様４０ａ、４０ｂがへき間詩の目印及
びへき開用のＶｉ＃１ｇとしても有効になっている。こ
れ以降は、上記ストライプ模様４０ａ、４０ｂを見て、
ＶｉＭ３２ａ、３２ｂの位置でへき間を行うことによっ
て、第３図（ｒ ＞に示す如く単体のレーザが完成する
ことになる。
２ｂは１ｏ［μｒｒＬ］程度と深いため、このオーミッ
クコンタク１〜層３つを成長した後も、なおそのＶ形状
を保持している。即ち、Ａ−ミックコンタクト層３９上
には第３図（ｅ）にも示づ如く、■溝３２８，３２ｂの
形状を反映したストライブ模様４０８，４０ｂが残り、
このストライブ模様４０ａ、４０ｂがへき間詩の目印及
びへき開用のＶｉ＃１ｇとしても有効になっている。こ
れ以降は、上記ストライプ模様４０ａ、４０ｂを見て、
ＶｉＭ３２ａ、３２ｂの位置でへき間を行うことによっ
て、第３図（ｒ ＞に示す如く単体のレーザが完成する
ことになる。
かくして本実施例方法によれは、予め基板３１に十分深
いへき開用■溝３２ａ 、３２ｂを形成しておくことに
よって、結晶成長後のへき間を容易に、且つ歩留り良く
行うこ−とができる。また、へき開をＶ＋Ｎ３２ａ 、
３２ｂ （１）ｂｌ’ｆｌＴ：行ツタ場合、Ｎ４図（
ａ ）に示す如くレーザ素子を融着剤４１によりマウン
Ｉ・する際、素子側面でのＰＮ接合の位置が同図（ｂ）
に示す従来のものに比べさらに高くなっていることから
一１短絡故障も少なくなる。
いへき開用■溝３２ａ 、３２ｂを形成しておくことに
よって、結晶成長後のへき間を容易に、且つ歩留り良く
行うこ−とができる。また、へき開をＶ＋Ｎ３２ａ 、
３２ｂ （１）ｂｌ’ｆｌＴ：行ツタ場合、Ｎ４図（
ａ ）に示す如くレーザ素子を融着剤４１によりマウン
Ｉ・する際、素子側面でのＰＮ接合の位置が同図（ｂ）
に示す従来のものに比べさらに高くなっていることから
一１短絡故障も少なくなる。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、各層の構造は何ら実施例に限るものではな
く、活性層を有するペテロ接合部及び電流狭窄層を持つ
内部ストライブ型の半導体レーザであればよい。また、
基板に設けるへき開用のＶ溝はへき開の際に折り曲ける
だけで個々のチップに分離出来る程度の深いものでもが
まゎなす。さらに、へき開は必ずしもＭ１位置で行う必
要はなく、■溝と平行な方向に行えばよい。また。
い。例えば、各層の構造は何ら実施例に限るものではな
く、活性層を有するペテロ接合部及び電流狭窄層を持つ
内部ストライブ型の半導体レーザであればよい。また、
基板に設けるへき開用のＶ溝はへき開の際に折り曲ける
だけで個々のチップに分離出来る程度の深いものでもが
まゎなす。さらに、へき開は必ずしもＭ１位置で行う必
要はなく、■溝と平行な方向に行えばよい。また。
基板及び各層の導電型は全て逆にすることも可能であり
、構成材料もＧａ ＡｆＡｓ −Ｇａ Ａｓ系に限らず
適宜変更可能である。さらに、電流阻止層として絶縁層
を用いることも可能である。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することができる。
、構成材料もＧａ ＡｆＡｓ −Ｇａ Ａｓ系に限らず
適宜変更可能である。さらに、電流阻止層として絶縁層
を用いることも可能である。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することができる。
第１図（ａ ） （ｂ ）は従来の内部ストライブ型半
導体レーザの概略構造を示す断面図、第２図（ａ ）〜
（ｄ ）は上記レーザの製造工程を説明するための断面
図、第３図（ａ ）〜（ｆ）は本光明の一実施例に係わ
る半導体レーザの製造工程を示す断面図及び平面図、第
４図（ａ＞（ｂ）は上記実施例方法を用いて作製したレ
ーザの効果を説明するための断面図である。 ３１−ｎ −Ｇａ Ａｓ基板、３２ａ、、 ３２ｂ−ｉ
ｓき開用Ｖ溝、３３・・・ローＧａＡＪｌＡｓクラッド
層。 ３４ ・Ｇａ Ａ、ｓ活性層、３．５−ｖ −Ｇａ Ａ
ｆＡｓクラッド層、３６・ｎ −Ｇａ ＡｆＡｓ電流阻
止層、３７ａ 、３７ｂ 、４０ａ 、４０ｂ −・・
ストライブ模様、３８・・・電流狭窄用ストライブ状溝
部、３９・・・ｐ −Ｇａ Ａｓオーミックコンタクト
層、４１・・・融着剤。 出願人代理人 弁理士 鈴江武尽 第１図 １ ｊｉ’５２図
導体レーザの概略構造を示す断面図、第２図（ａ ）〜
（ｄ ）は上記レーザの製造工程を説明するための断面
図、第３図（ａ ）〜（ｆ）は本光明の一実施例に係わ
る半導体レーザの製造工程を示す断面図及び平面図、第
４図（ａ＞（ｂ）は上記実施例方法を用いて作製したレ
ーザの効果を説明するための断面図である。 ３１−ｎ −Ｇａ Ａｓ基板、３２ａ、、 ３２ｂ−ｉ
ｓき開用Ｖ溝、３３・・・ローＧａＡＪｌＡｓクラッド
層。 ３４ ・Ｇａ Ａ、ｓ活性層、３．５−ｖ −Ｇａ Ａ
ｆＡｓクラッド層、３６・ｎ −Ｇａ ＡｆＡｓ電流阻
止層、３７ａ 、３７ｂ 、４０ａ 、４０ｂ −・・
ストライブ模様、３８・・・電流狭窄用ストライブ状溝
部、３９・・・ｐ −Ｇａ Ａｓオーミックコンタクト
層、４１・・・融着剤。 出願人代理人 弁理士 鈴江武尽 第１図 １ ｊｉ’５２図
Claims (3)
- （１）気相成長法を用い、半導体基板上に少なくとも、
活性層を有するヘテロ接合構造層及びストライプ状に開
口が形成された電流狭窄層を積層して内部ストライブ型
半導体し−ゾを製造する方法において、前記各層を成長
する前に前記基板上に、前記電流狭窄層に形成すべきス
トライプ状開口を挾み該ストライプと平行に十分深いへ
き開用■溝を形成づる工程と、前記各層を成長した後に
最上層に反映する上記Ｖ溝の反映形状を基に前記基板及
び各層をへきＨする工程とを含むことを特徴とする半導
体レーザの製造方法。 - （２） 前記電流狭窄層として、該層が接する前記へテ
ロ接合構造層のクラッド層とは逆導電型の半導体層、或
いは絶ｉｔ層を用いることを特徴とする特許請求の範囲
第１項記載の半導体レーザの製造方法。 - （３） 前記へき開する工程として、ＩＯ配配板板び各
層を前記■溝でへき開するようにしたことを特徴とする
特許請求の範囲第１項記載の半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24614783A JPS60137084A (ja) | 1983-12-26 | 1983-12-26 | 半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24614783A JPS60137084A (ja) | 1983-12-26 | 1983-12-26 | 半導体レ−ザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60137084A true JPS60137084A (ja) | 1985-07-20 |
Family
ID=17144180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24614783A Pending JPS60137084A (ja) | 1983-12-26 | 1983-12-26 | 半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60137084A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124486A (ja) * | 1986-11-13 | 1988-05-27 | Mitsubishi Electric Corp | 半導体レ−ザの製造方法 |
-
1983
- 1983-12-26 JP JP24614783A patent/JPS60137084A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124486A (ja) * | 1986-11-13 | 1988-05-27 | Mitsubishi Electric Corp | 半導体レ−ザの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409928B2 (ja) | 半導体装置の製造方法 | |
| JPS6041478B2 (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH01164077A (ja) | 発光ダイオードおよびその製造方法 | |
| JPS60137084A (ja) | 半導体レ−ザの製造方法 | |
| JPH0552676B2 (ja) | ||
| JPH06103775B2 (ja) | 半導体レ−ザアレイ装置 | |
| JP3473134B2 (ja) | 半導体レーザの製造方法 | |
| JPS5879791A (ja) | ２波長埋め込みヘテロ構造半導体レ−ザ | |
| JPH0350252B2 (ja) | ||
| JP3505913B2 (ja) | 半導体発光装置の製造方法 | |
| JPS5871677A (ja) | ２波長埋め込みへテロ構造半導体レ−ザ | |
| JPH10242583A (ja) | 半導体レーザ素子の製造方法および半導体レーザ装置 | |
| KR100284760B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| JPH02180085A (ja) | 半導体レーザ素子の製造方法 | |
| JPS6119186A (ja) | 二波長モノリシツク半導体レ−ザアレイの製造方法 | |
| JPH037153B2 (ja) | ||
| JPH02119285A (ja) | 半導体レーザの製造方法 | |
| KR100265804B1 (ko) | 반도체 레이저 다이오드 | |
| KR940008578B1 (ko) | 반도체 레이저 다이오드의 단면 보호막 형성방법 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPH065969A (ja) | 半導体レーザ装置 | |
| JPS6354234B2 (ja) | ||
| JPS61284985A (ja) | 半導体レ−ザ装置の作製方法 | |
| JPH0243789A (ja) | 埋込型半導体レーザ素子の製造方法 | |
| JPS58192394A (ja) | 半導体レ−ザ装置 |