JPS60136871A - 演算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は一次巡回演算の高速演算に好適な並列処理装置
及びベクトル処理装置に関するものである。

〔発明の背景〕

従来、科学技術計算に頻繁に現われる大形行列計算など
の高速処理を行う並列処理装置及びベクトル処理装置が
提案されている。これらは演算入力となるベクトルデー
タと結果のベクトルデータの間に相互関係がない場合に
演算器を並列に動作させて高速に処理することになって
いたので、−次巡回演算のように一つ前に演算した結果
を次の演算の入力として使用する場合には演算器を並列
に動作させられないというような欠点があった。

〔発明の目的〕

本発明の目的は並列演算処理装置及びベクトル処理装置
において、−次巡回演算を８個ずつ並列に演算する演算
装置を提供することにある。

〔発明の概要〕

一次巡回演算を一次巡回演算に変換する方法を以下に示
す。ｅは２，４，８．・・・と２のベキ乗の場合を例に
とシ説明する。まず−次巡回演算”Ｌ＋＋←、２；ｐ−
１４Ｌ（Ｌ＝Ｑ、１，２．・）ノｔｊ％合ヲ示ｔ。

ａ’Ｘ’””ａＬ＋”Ｌ＋＋（Ｌ”０ｙ２＋４ｙ”’）
（α（１）は第１図の演算結果を意味する）は入力とな
るベクトルデータ〔α。、α１．α２．・〕ト結果のベ
クトルデータ〔硬、α（↓）、α（１）、・・・〕の間
に相互関係がないため演算器を並列に動作させて高速に
処理することができる。そこでこのベクトルデータ（、
（１１，α（１）。

α（：ｌ、、、、）を使用して一次巡回演算”ｉ、＋、
←ＺＬ＋ＣＬＢを２次巡回演算”Ａｌｌ←−ｉｒ＋硬（
Ｌ＝Ｏｒ２＋４＋”’）に変換する。同様に碇２←α惺
）＋α哲ｚ（Ｌ＝Ｏ、４。

８、・）を並列演算することによシ４次巡回演算に変換
する。

同様な方法で８次巡回演算、１６次巡回演算とｅの値を
大きくして並列演算の個数を多くすることができる。

次に、もう一つの一次巡回演算ｘカ＋、←ｈＬｘｘＢ＋
ａ；、（＝＝ｏ、１，２．・・・）の場合を示す。この
場合はｈ（１）←ｂＱ−＋−＋×ｈｉｒ＋α（１）←ｈ
、や、×αｂ＋αｂや、（ｂ＝０．２，４．・・）を並
列演算で計算することによシ２次巡回演算孔＋２←礎’
ｘｘ；、＋α’ｂ’＋（Ｌ＝Ｏｒ２＋４、・・・）に変
換する。同様にｂ（Ｆ←ｂ１）＋２×ｂ（′ｊ、）。

α９）←ｈ３ゝ＋２×α３１）＋α哲、（＝＝ｏ、４．
ｓ、・・）を並列演算で計算することによシ４次巡回演
算 ｘＬ＋４←ｈ！Ｘ＄；、＋（Ｌ’；、”（ｂ＝Ｏ、４ｔ
’８、・・・）に変換する。同様な方法で８次巡回演算
、１６次巡回演算とＣの値を大きくして並列演算の個数
を多くすることができる。

本発明は上記の並列演算が可能となるよう新たに構成さ
れた演算装置にある。

〔発明の実施例〕

第１図は一次巡回演算ｘＬ＋、←ｘｂ＋αカの本発明に
よる一実施例の構成図である。本実施例は４つの値３：
Ｌ＋１．Ｚ、’＋２、−ｒＬ４−ｓ、ｘＬ＋４を並列に
計算させる場合の例である。ベクトル長セットレジスタ
（Ｉ、ＮＧ）５３には計算する要素数を並列度４で割っ
た値がセットしである。スカラレジスタ（ＳＲ）３０に
は初期値Ｘ。がセットしである。

ベクトルレジスタ（Ｖ’Ｒ）２にはベクトル（ａｎｒａ
４＋ＣＬＢ＋”’ｌ）カ、ベクトルレジスタ４にはベク
トル〔ａｌ、α５．α７．〕が、ベクトルレジスタ６に
はベクトル〔α２．α６．αＴｏ、・・・〕が、ベクト
ルレジスタ８にはベクトル〔α３．α７．α１４．・〕
の値がそれぞれ入っている。加算器１５と加算器１Ｂは
制御装置６１の制御のもとて一定時間（以下クロックと
いう）ごとに演算を実行する。この演算はベクトル長セ
ットレジスタ６３を加算器３２で各クロックごとに１ず
つ減算し、加算器６２の出力結果がゼロになった時点で
終了する。加算器３２の結果がゼロのときはゼロ検出回
路３４で検出し、制御回路５１で発生した演算リクエス
トをＡＮＤ回路６５で無効にする。加算器２１は加算器
１５と加算器１８の結果がともに出力されると加算を実
行する。演算器２３は最初一度だけスカシレジスタ３０
トベクトルレジスタ２の加算を実行する、次からは加算
器２５の結果が出力されるとベクトルレジスタ２との加
算を実行し、結果はベクトルレジスタ９に格納する。加
算器２５は加算器２１の結果が出力されるとスカラレジ
スタ３０との加算を実行し、その結果をベクトルレジス
タ１２４こ格納するとともにスカラレジスタ３０の内容
を更新する。加算器２７は加算器２５の結果が出力され
て、加算器２９は加算器２７の結果が出力されると加算
を実行し、結果をそれぞれベクトルレジスタ１０及びベ
クトルレジスタ１１に格納する。

以上のような本発明の実施例において遂行される演算処
理について説明する。はじめに対比のために第３図に従
来の演算器における演算処理のチャートを示す。

第３図は一次巡回演算”Ｑ＋＋←ｘＬ十αお及び”Ｌ−
＋−＋←ｈ；、Ｘｘ；、＋αｋを従来方式で実行する場
合の演算タイミング図である。”Ｌ＋＋←ｘＬ＋αＬの
演算では１クロツクを１要素の加算を実行する時間、ｘ
Ｌ＋、←ｈＬｘｘＬ＋αＬでは１クロツクを１要素の加
算と乗算を直列に実行する時間とする。

この場合は初期値Ｘ。からｘｌを計算し、”１からｘ２
を、ｘ２からｘ３をという具合に順次計算する方式のた
め１５要素の計算には１５クロツクを要す。

第４図は一次巡回演算”ｉｒ＋、←ｘＬ＋αｂ及びｘＬ
＋、←ｌｒ４ＸｘＬ＋ａ；、を本発明に従い実行する場
合の演算タイミング図である。並列度は４の場合を示し
である。１タロツクは第３図と同じ時間である。ｘｏか
らｘ４を演算するまでに準備のため６り四ツクを要する
。Ｘ、もｘ４と並列に計算する。４クロック経つとＸ、
から、ｚ’２が、”４がら３：８とｘ５が並列に計算さ
れる。５クロック経つとｘ２からｘ３が、”５からｘ６
がさらにｘ８からｘ９と”＋２が四つ並列に計算される
。この場合１５要素の計算は８クロツクで実行できる。

第５図は第１図の実施例における一次巡回演算ｘＬ＋１
←ｘｉ、＋αｂの並列演算を示す図である。

これはコントローラ６１の制御によって遂行される０ 以下に第４図及び第５図によシ第１図の演算器の動作を
説明する。第５図は第１図に対応するもので、−次巡回
演算ｘ；、＋１←ｘｂ十α＝（Ｌ＝ａｔ１．２．・）を
４次巡回演算ｘＬ＋４←ｘ４＋硬（ｂ−０ツバ４．８．
・・）に変換する手段と、並列化の原理を数式のブロッ
ク図で示したものである。第１図の加算器１５，１８，
２１．２５，２５，２７．及び２９は本図の演算ブロッ
ク３９、４０、４１、４２、４３、４４及び４５とそれ
ぞれ対応する。ここで＝＝Ｏ，４，ａ、・・・、〔％）
×ｎとして計算される。

加算器１５ではブロック６９で示されるようにベクトル
レジスタ２と４のデータがそれぞれ加算される。最初に
α。とα１が加算され、次のクロックでα４とα５が加
算される。こうして−次結果好が作られる。加算器１８
ではブロック４０で示されるようにベクトルレジスタ６
と８のデータが加算され、最初のクロックでα２とα３
が加算され、次のクロックでα６とα７が加算され、以
下同様にして一次結果α哲、が作られる。加算器２１は
ブロック４１に示されるように加算器１５゜１８で作ら
れた一次の中間結果が加算されて二次中間結果ａ（ｆｆ
ｉゝが作られる。これは加算器２５ではブロック４ろで
示すように初期値Ｘ。と二次中間結果α−ゝが加算され
、Ｘカ＋４が生成される。最初は、ｒ４（、ｒｏ十α。

＋α、＋ａ２＋α４）が生成される。これはレジスタ３
０にセットされる。次のサイクルではｘ８がｘ４と加算
器２１の出力（α４＋α５＋α６＋α、）が加算される
ことによって得られる。即ち、加算器２５の出力は第４
図印の列を示す。２段の中間加算器を経るため最初の出
力はクロック３で得られる。この出力はベクトルレジス
タ１２に順次格納される。

一方、加算器２３はブロック４２で示すようにベクトル
レジスタ２と最初はレジスタ３０の出力が、次からは加
算器２５の出力加算され、ｘ；、＋、が生成される。ク
ロック５でα。とＸ。が加算されｘ、＝α。＋ｘｏが得
られる。次のサイクルではα４とレジスタ３０のｘ４が
加算されＳｃ５が作られる。

以下、第４図の（ロ）の列が順次得られる。これはベク
トルレジスタ９に格納される。

加算器２７ではブロック４４の処理が行なわれる。ここ
ではベクトルレジスタ４の値と加算器２３の出力が加算
され、第４図（ハ）の列の結果が得られ、ベクトルレジ
スタ１０に格納される。加算器２９ではブロック４５で
示されるようにベクトルレジスタ６の値と加算器２７の
出力が加算され第４図に）の列の結果が得られ、ベクト
ルレジスタ１１に格納される。

以上のように４系列の並列計算がなされる。

第２図は一次巡回演算”Ｌ＋、←ｂ；、×ｓ；、＋σｂ
の本発明による一実施例の構成図である０本実施例は４
つの値−Ｅ、’＋１．ＺＬ＋２、３ＣＬ＋５、孔＋４を
並列に計算させる場合の例である。ベクトル長セットレ
ジスタ３３．スカラレジスク６０．ベクトルレジスタ２
．ベクトルレジスタ４．ベクトルレジスタ６、ベクトル
レジスタ８には第１図と同じようにセットしておる。さ
らにベクトルレジスタ１にはベクトル〔ｈｏ、ｂ４．ｈ
８．・〕が、ベクトルレジスタ６にはベクトル（ｂｌｒ
”５ｔｂ９ｙ・・・〕が、ベクトルレジスタ５にはベク
トル〔ｂ２゜ｂ６．ｂ、。、−）が、ベクトルレジスタ
７にはベクトル〔ａ３．α２．α１１．・・・〕の値が
それぞれ入っている。乗算器１３２乗算器１４１乗算器
１６及び乗算器１７は制御装置３１の制御のもとてクロ
ッ〉ごとに演算を実行する。演算の終了は第１図と同じ
手段で行う。加算器１５．加算器１８゜乗算器１９２乗
算器２０及び加算器２１は接続されている演算器の結果
が出力されることにより演算を実行する。乗！器２２は
最初一度だけスカラレジスタ６Ｏとベクトルレジスタ２
の加算を実行する、次からは加算器２５の結果が出力さ
れるとベクトルレジスタ２との乗算を実行する。乗算器
２４は加算器２１の結果が出力されるとスカラレジスタ
３０との乗算を実行する。加算器２５は乗算器２４の結
果及び加算器２１の結果が出力されると加算を実行し、
その結果をベクトルレジスタ１２に格納するとともにス
カラレジスタ３０の内容を更新する。加算器２３２乗算
器２６．加算器２７２乗算器２８．加算′器２９はそれ
ぞれ接続されている演算器の結果が出力されることによ
シ演算を実行する。加算器２３．加算器２７及び加算器
２９の結果はそれぞれベクトルレジスタ９゜１０、１１
に格納する。

第２図の構成は基本的には第１図と同様である。第２図
乗算器をスルー（無演算で通す）させり、ば第１図と同
じとなる。従って、第１図と第２図で例示した２種の演
算を選択的に行ない・たい場合は、第２図の演算器を形
成すればよい。

動作は第４図と同様である。

第６図に一次巡回演算２；、＋、←ｈ；、ｘｘ；、＋ａ
；。

の並列演算の処理チャートを示す。本図は第２図に対応
するもので、−次巡回演算”Ｌ４ｊ←ｂ。

×＄Ｌ＋（ＬｂＣＬ＝０．１＃２１−）ヲ４次巡回演８
、ｒＪ＋４４−ｂ（ｙ、’ｘｘ；、＋ａ’ｆ（＝＝０、
４、８、−）ニ変換ｆる手段と、並列化の原理を数式の
ブロック図で示したものである。

第２図の乗算器１３、１６、１９が本図の演算ブロック
４６、４８、５０とそれぞれ対応する。第１図の乗算器
１４と加算器１５のベアー、乗算器１７と加算器１８の
ベアー、乗算器２Ｏと加算器２１のベアー。

乗算器２２と加算器２５のベアー、乗算器２４と加算器
２５のベアー、乗算器２６と加算器２７のベアー及び乗
算器２８と加算器２９のベアーがそれぞれ本図の演算ブ
ロック、４７、４９、５０、５１、５２、５３。

５４及び５５と対応する。第１図と第５図に示した演算
動作とは基本的には同じであり、乗算の処理が加わった
だけである。

以上は４系列の並列演算としたものであるが、本発明に
従って、２系列または８系列など所望の並列演算として
もよい。

〔発明の効果〕

本発明によれば一次巡回演算”Ｌ＋１←Ｘお＋ａＬ及び
、ＴＬ＋、４−剋Ｘｘ４＋ａ）、（ｊｔ＝Ｄ、１、２、
−）などにおいて８個の要素ずつ並列にめることができ
るため、性能が６倍向上するという効果があるＯ

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は他の実施
例の構成図、第３図は従来方式による演算タイミング図
、第４図は本発明の一実施例の演算タイミング図、第５
図は一次巡回演算Ｘ、＋、←χｂ＋αにの並列演算処理
チャート、第６図は一次巡回演算ｘＬ＋１←ｈ；、ｘｘ
Ｌ＋αｂの並列演算処理チャート。 １．２’、３，４，５，６，７，８，９．．１０，１１
．１２・・ベクトルレジスタ、１３．１４．１６．１７
．１９．２０．２２．２４、２６、２８・・・乗算器、
１５．１８．２１、２３．２５，２７゜２９・・・加算
器、３０・スカラレジスタ、５１・・制御装置、３２・
・・加算器、３３・・・ベクトル長セットレジスタ、３
４・・・ゼロ検出回路、３５・・・ＡＮＤ回路、６６・
・・初期値、３７・演算結果、６８・・・演算回数制御
ブロック、３９、４０、４１．４２．４３．４４．４５
．４６．４７．４Ｂ、４９．５０．５１。 ５２、５３．５４．５５・演算ブロック。 苓１Ｍ １ 第２図 第３図第４回 りａツク 第５図 第２図

Claims (1)

【特許請求の範囲】
1. ある定められた演算をくシ返してその演算毎の結果を得
   る演算において、複数回毎とびとびの演算結果をめる第
   １の演算手段と第１の演算手段の演算結果からその中間
   の演算結果をめる第２の演算手段を有することを特徴と
   する演算処理装置。