JPH01309176A - ベクトル複合命令制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ベクトル処理装置において複合命令の実行時に使用する
タイミングの割当てを制御するヘクトル複合命令制御方
式に関し、 各演算パイプラインにベクトルレジスタのアクセス開始
タイミングが固定的に割りつけられているインターリー
ブ方式をとるベクトルデータ処理装置で複合命令を実現
するベクトル複合命令制御方式を提供することを目的と
し、 １乃至複数個のバンクを同時にアクセス可能とするベク
トルレジスタと、前記ベクトルレジスタの間で演算を実
行する１乃至複数本の演算パイプラインと、前記ベクト
ルレジスタと主記憶装置との間でデータ転送を行うアク
セスパイプラインとを備え、各演算パイプラインとアク
セスパイプラインのベクトルレジスタのアクセス開始タ
イミングを固定的に割当てたインタリーブ方式によるベ
クトルデータ処理装置のベクトル複合命令制御方弐にお
いて、固定的に割当てられたタイミングよりも多くのタ
イミングを必要とする複合命令を実行する際に、他のパ
イプラインに割当てられたタイミングの使用可能状態を
検出し、使用可能であればその複合命令を使用し、その
間は固定的に割当てられた他のパイプラインの使用を禁
止するよう構成する。

［産業上の利用分野］ 本発明は、ベクトル処理装置において複合命令の実行時
に使用するタイミングの割当てを制御するベクトル複合
命令制御方式に関する。

科学技術計算機の一つに、スカラ命令を処理するスカラ
ユニット（Ｓｃａｌａｒ　Ｕｎｉｔ　：　Ｓ　Ｕ）と、
ベクトル命令を高速に処理するベクトルユニット（Ｖｅ
ｃｔｏｒ　Ｕｎｉｔ　：　Ｖ　Ｕ）を備えたベクトル処
理システムがある。

このようなベクトル処理システムにおいて各演算パイプ
ラインとアクセスパイプラインのベクトルレジスタの開
始タイミングを固定的に割り当てるインターリーブ方式
をとる場合、演算パイプラインは、演算命令が発信され
てからベクトルレジスタのリード（ＲＥＡＤ）　　・ラ
イト（ＷｔＴＥ）のタイミングまでが固定であるため、
その命令の発信時に複数の中の１つのパイプラインと使
用するアクセス開始タイミング（バンクスロツ日とが決
定されていた。他方、アクセス命令（ロード命令・スト
ア命令）は、命令を発信してからベクトルレジスタのラ
イト・リードを行うまでのタイミングを固定することが
困難であった。

そのような、ベクトル処理装置によりベクトルレジスタ
を４個使用する複合命令を実行する場合に、従来の演算
バイブラインに割当てられたタイミングではベクトルレ
ジスタへのアクセスタイミングが不足する。そのため、
アクセス系に割当てられたタイミングを複合演算用に使
用することになるが、上記したようにアクセス系のタイ
ミングが固定してないので複数の内の何れが使用できる
か複合命令の発信時に決まっていないため予め設定でき
なかったので、その改善が望まれている。

［従来の技術］ 従来のスカラユニソト（以下ＳＵという）とベクトルユ
ニット（以下ｖＵという）を備えたベクトルデータ処理
装置のシステム構成図を第８図に示す。図において、６
１は主記憶装置（ＭＳＵで表す）、６２は記憶制御装置
（ＭＣＵで表す）、６３はスカラユニソト（ＳＵで表す
）、６４はベクトルユニット（ＶＵで表す）、６５はベ
クトル実行ユニット（ＶＥＵで表す）、６６はベクトル
制御ユニット（ＶＣＵで表す）、６５０，６５１はロー
ド・ストアパイプライン、６５２はベクトルレジスタ（
ＶＲで表す）、６５３は加算（ＡＤＤ）パイプライン、
６５４は乗算（ＭＵＬＴＩ）パイプライン、６５５は除
算（ＤＩＶＩＤＥ）バイブライン、６６０は制御信号を
表す。

ＭＣＵ６６はベクトル命令を制御するユニットで、スカ
ラユニットＳＵから送られてくるベクトル命令を受けと
ると、命令の解読等の処理を行って信号線６６０を通っ
てＶＥＬ１６５に送ると共に、各命令の実行を行うパイ
プラインの制御を行う。

ＭＣＵ６５はベクトル命令を実行するユニットであり、
ベクトルデータが格納されるベクトルレジスタＶＲ６５
２を備え、メモリとＶＲ６５２の間でデータ転送を行う
ロード・ストアパイプライン６５０　（これをＡバイブ
と称する）、６５１　　（これをＢパイプと称する）を
備える。また、ＶＲ６５２からベクトルデータを読み出
して演算を行い、結果をＶＲ６５２に書き込む命令を実
行する加算パイプライン６５３、乗算パイプライン６５
４、除算パイプライン６５５を備える。

第９図にベクトルレジスタＶＲとパイプラインの関係を
示す。図にはへクトルレジスタＶＲと共にマスクレジス
タＭＲも示されているが、ＶＲと同様に各パイプライン
によりアクセスされ、デ−夕のマスキングを行うための
マスクデータが格納されている。このマスクレジスタへ
のアクセスは従来と同様であり、説明を省略する。

ベクトルレジスタＶＲは、アドレスに対応した多数のレ
ジスタＶＲ０，１，２・・からなり、各レジスタは８つ
エレメント（Ｅｌで表示）に分かれたデータが格納され
ている。このベクトルレジスタの各エレメントは８個の
バンクＢＯ〜Ｂ７の各バンク単位でアクセスすることが
でき、各バンクはバンクスロットと呼ばれるタイミング
により規定された時にアクセスすることができる。

バンクスロットとパイプ（パイプラインと同義）の対応
例を第１０図に示す。この例の場合、バンクスロットは
、８個のタイムスロットで繰り返すシフトレジスタであ
り、第１θ図のように各スロットをに、　　Ｂ３．Ｂ２
．Ｅｌ、Ｌ、Ｂ３．Ｆ２、Ｆｌの名称を付した。

このバンクスロットは、図に示すようにに、　　Ｌはア
クセス系（ロード・ストア）のパイプライン（Ａまたは
Ｂ）がベクトルレジスタＶＲのバンクにアクセス（メモ
リとＶＲ間）するタイミングを表し、Ｅ３〜Ｅ１とＦ３
〜ＦｌはそれぞれパイプラインＭＡＯとＭＡＩ　　（Ｍ
ＡＯとＭＡＬはＡＤＤ。

ＭＵＬＴＩ、ＤＥＶＩＤＥの各演算パイプラインの中の
１つ）の演算のためにベクトルレジスタ■Ｒにアクセス
するスロットとして指定されている。

一方、第１０図のバンクスロットのに〜Ｆ１の状態はバ
ンク０にアクセスするためのタイミングを表示する。こ
れを、第１１図のバンクスロットとタイミング動作の関
係を示す図により説明する。

タイミングｌのＫのタイミング（Ｋがシフトレジスタの
先頭位置にある状態）の時、パイプライン（ＡまたはＢ
）は０バンク（ベクトルレジスタの何れかアドレス指定
された一つの）にアクセスしてＯバンクのエレメントを
リードまたはライトすることができる。この時Ｅ３のバ
ンクスロットはＢ１に対し指定されたレジスタのバンク
１のエレメントにアクセスでき、Ｂ２のバンクスロット
はＢ２にアクセス可能であり、次のＥｌと共にパイプラ
インＭＡＯによる演算をそれらのバンクのデータに対し
施し、この時同時に他のパイプラインが動作していれば
、第１０図に示す実行動作を行っている。次のタイミン
グ２ではＦｌ（パイプラインＭＡＩの演算動作）がバン
クＯにアクセス可能であり、タイミング３ではＦ２（Ｆ
ｌと同じパイプライン）がバンクＯにアクセスする。こ
のようにベクトルレジスタはインターリーブ形式で並列
処理が可能となっている。

次に第１２図に示す従来の演算動作と問題点説明図につ
いて説明する。イ、に示すバンクスロットに対し、演算
を行うためのバンクスロットとしてＭＡＯとＭＡＬが割
当てられていることは上記した通りであり、その場合に
ベクトルレジスタに対する演算パイプラインのアクセス
動作をハ、に示し、演算パイプによる演算動作を二、に
示す。

二、の加算動作の例にも示されているが、通常の演算動
作では、ハに示すように２つのオペラン）’　（Ｒ３，
Ｒ２）がベクトルレジスタからリードされ、結果（Ｒ１
）をベクトルレジスタにライトする走査を各バンクのエ
レメントについて行う。

（Ｒ１−Ｒ３はそれぞれベクトルレジスタ内の異なるア
ドレス位置のレジスタを表す） ［発明が解決しようとする課題］ 上記のようにベクトル演算が行われるが、最近演算パイ
プラインとして、乗算及び加算（ＭＵＬＴＩ＆ＡＤＤ）
という複合演算を行う回路が開発された。その複合演算
は第１２図のホ、に示す内容であり、その演算を実行す
るためには、Ｂ−Ｃの３つのオペランドをベクトルレジ
スタからリードし、１つの結果データをベクトルレジス
タにライトする必要がある。ところが、上記第１Ｏ図乃
至第１２図に示すように演算用のバンクスロットとして
ＭＡＯ（２３〜Ｅｌ）とＭＡＬ　　（Ｂ３．Ｆ２、Ｆｌ
）ではそれぞれ３つのバンクスロットが割当てられてお
り、このままでは、複合演算を実行することができない
という問題があった。そこでもう１つのバンクスロット
を確保するためにアクセス系のバンクスロットを使用す
ることが考えられるが、アクセス系のパイプＡ、Ｂは命
令発信時にバンクスロットのＫおよびＬの何れを使用す
るかが、メモリへのアクセス等の関係で決められない（
ベクトルレジスタへのアクセスの直前に決まる）。その
ため、複合命令によってアクセス系パイプに割当てられ
たバンクスロ・ノドを利用しようとしても、複合命令発
信時に何れが利用可能か決まらないため使用することが
できないという問題があった。

本発明は各演算パイプラインにベクトルレジスタのアク
セス開始タイミングが固定的に割りつけられているイン
ターリーブ方式をとるベクトルデータ処理装置で複合命
令を実現するベクトル複合命令制御方式を提供すること
を目的とする。

［課題を解決するための手段］ 本発明の原理説明図を第１図（ａ）に示す。第１図ｔａ
＋のＡ、に複合命令として乗算及び加算（ＭＵＬＴｔ　
＆ＡＤＤ）の例が示されており、この演算を実行する場
合各ベクトルレジスタ内のレジスタＲ１、Ｒ２Ｍ、Ｒ３
、Ｒ２Ａを使用するものとじて原理を説明する。

第１図（ａｌ　Ｂ　、に示すように通常の加算（減算）
、乗算、除１１等の演算実行時においては、各バンクス
ロットに対し演算系パイプはベクトルレジスタに図のよ
うにアクセスするが、本発明ではアクセス系（ロード・
ストア）の命令を実行する場合、アクセス系パイプＡ、
Ｂに対しその時の条件によりバンクスロットのＫまたは
Ｌの何れを使用するか決定して、その結果を所定期間は
変更しないで保持する。

これにより、Ａ、の複合命令を、乗算及び加算（ＭＩＪ
ＬＴ　ｉ　＆ＡＤＤ　：　Ｍ＆Ａと略称する）パイプを
用いて実行する場合、複合命令が発信する時のタイミン
グに応じてＣ１に示すようにＭＡＯ（バンクスロットＥ
３〜Ｅｌ）の演算パイプを使用するか、Ｄ、に示すよう
にＭＡＩ（バンクスロッ）Ｆ３〜Ｆｌ）の演算パイプを
使用するかが定まる。その際、ＭＡＯの場合、バンクス
ロットＬが空き（使用中でない）状態であるかどうかを
調べて、空きであればＥ３〜Ｅ１のバンクスロットでレ
ジスタＲ３，Ｒ２Ｍ、Ｒ１に対しアクセスし、通常アク
セス系パイプに使用するバンクスロットＬをレジスタＲ
２Ａのアクセスに使用する。

また、ＭＡＩの場合、バンクスロットＫが空きかどうか
を調べて空きであればＦ３〜Ｆ１のバンクスロットでレ
ジスタＲ３，Ｒ２Ｍ、Ｒ１に対しアクセスし、通常アク
セス系パイプに使用するバンクスロットＫをレジスタＲ
２Ａのアクセスに使用するものである。

第１図（ｂｌに本発明による命令管理機構の基本構成図
を示す。図の１０は命令発信部、１１は命令発信制御部
、１２はバンクスロット管理部、１３は命令実行管理部
、１４〜１７は各実行パイプラインすなわちアクセス用
のパイプＡ、Ｂ、、ｉ算系のパイプＥ　（ＭＡＯ）、Ｆ
　（ＭＡＩ）の制御回路を表す。

バンクスロット管理部１２はアクセススロット部１２１
、複合演算スロット部１２３およびタイミング制御部１
２２を備える。

本発明はアクセス命令の発信時に使用するパイプとバン
クスロットを決定して保持することにより、複合命令の
Ｑ（８時に演算用に割当てられたバンクスロットの他に
アクセス系バンクスロットの利用が可能かどうかが判別
でき、空きの時は使用し、使用中はアクセス系命令によ
る使用を禁止する、ものである。

［作用］ 第１図（ｂｌの命令発信部ＩＯに命令がセントされると
、命令発信制御部１１はそのオペレーションコード（Ｏ
Ｐで表示）を取り出してアクセス命令であることをアク
セス命令検出部１１１で検出すると、バンクスロット管
理部１２内のアクセススロット部１２１を駆動する。こ
の時、命令実行管理部１３からは各パイプラインの制御
回路１４〜１７からの情報を得ることによりアクセス系
のパイプラインＡ、Ｂの使用状態がわかり、両方が空き
状態である場合、タイミング制御部１２２から入力され
るタイミング情報等の各種情報に基づいて、アクセスス
ロット部１２１においてそのアクセス命令で使用する最
適なバンクスロット（ＫまたはＬ）を決定する。両パイ
プラインが空きでない場合は、既に以前の決定により使
用されているバンクスロットを検出（命令実行管理部１
３から）することにより他の未使用のバンクスロット（
ＬまたはＫ）を使用する。

そのアクセス系のバンクスロットの使用情報は複合演算
スロット部１２３に供給され、命令発信部１０に複合演
算命令がセントされると、命令発信制御部１１内の複合
命令検出部１１２により検出して複合演算スロット部１
２３を起動する。これにより、パイプ選択部１２４が起
動して選択動作を開始する。これにより、演算パイプと
してＭＡｏ（Ｅ３〜Ｅ１）かＭＡＩ　　（Ｆ３〜Ｆｌ）
が選択され、同時にアクセススロット部１２１からバン
クスロットに、Ｌの使用状態情報（決定情報）が入力さ
れており、複合演算が発信できるかどうか判別され、使
用可能であれば対応する演算パイプによる複合演算が発
信し、その際、使用するアクセス用バンクスロット（Ｋ
またはＬの一方）の情報をアクセススロット部１２１に
供給してアクセス命令による使用を禁止する。また、マ
スクレジスタ（図示省略）へのアクセスも同様に行われ
る。

［実施例〕 本発明の実施例構成図を第２図に示す。

第２図において、２０はスカラユニットから入力するベ
クトル命令を受は取り処理を行うベクトル制御ユニット
、２１はベクトル命令を受は取るフェッチステージ（Ｆ
ステージ）、２２はベクトル命令プリデコードステージ
（Ｐステージ）、２３はベクトル命令発信キューステー
ジ（Ｑステージ）、２４は命令発信制御部、２５はバン
クスロット管理部、２６は命令実行ステージ管理部、２
７１はＡパイプリード（Ｒｅａｄ）ステージ（ＡＲ３で
表示）、２７２はＡバイブスタートアップ（Ｓｔａｒｔ
　　ｕｐ）ステージ（ＡＳＳで表示）、２７３はＡバイ
ブターミネートステージ（ＡＴＳで表示）、２８１〜２
８３はＥバイブの各ステージＥＲ３，ＥＳＳ、ＥＴＳ、
２９１〜２９３はＢパイプ（アクセス系用）の各ステー
ジＢＲＳ、ＢＳＳ、ＢＴＳ、３０１〜３０３はＦパイプ
（演算系用）の各ステージＦＲ３，ＦＳＳ、ＦＴＳを表
し、３１は命令完了ステージ（ＶＵＳ）を表す。

ベクトル命令はＦステージ２１、Ｐステージ２２を介し
てＱステージ２３にセントされると、命令発信制御部２
４の制御により命令が対応する各実行パイプラインの制
御回路に送出される。その場合パイプライン制？ｉ１１
回路の各ステージがどのような働きをするかを第３図に
示す。図の場合はＡＤＤ命令（加算）の場合を示し演算
系のパイプライン（ＥまたはＦ）により実行され、リー
ドステージによりベクトルレジスタからデータが読み出
され、セットアツプステージによる演算のための所定時
間の経過があると加算結果をベクトルレジスタに書き込
むターミネートステージにおけるベクトルレジスタへの
書き込み（ＷＲｉＴＥ）が行われ、データの各エレメン
トについて行われる。

一方、命令発信制御部２４は命令がＱステージにセット
されると、バンクスロット管理部２５によるバンクスロ
ットの決定が行われる。この場合、命令のオペレーショ
ンコードをデコーダ２３１により解読し、その結果が命
令発信制御部２４に供給され、バンクスロット管理部２
５ではアクセス系の命令の時アクセス系スロット部２５
１が起動し、演算系命令の時演算系スロット部２５３が
起動する。アクセス系スロット部２５１ではアクセス命
令が発信する際にアクセス命令スロット決定回路２５２
によりその命令で使用するバンクスロットが決定される
。その決定した情報は複合命令用アクセス系スロット管
理回路２５４に供給されている。

演算系スロット部２５３はデコーダ２３１により複合演
算命令の検出が行われると起動し、命令実行ステージ管
理部２６からは現在の演算系パイプの実行状況が入力さ
れ、タイミング制御部２５５からタイミング情報を得て
複合演算用のパイプ（ＭＡＯ，ＭＡＬ）の一つを選択す
るとともに複合命令用アクセス系スロット管理回路２５
４により複合演算で使用するアクセス系バンクスロット
をチエツク（空きかどうか）して、空きの場合はそのバ
ンクスロットを使用して、命令発信指示部２４１に対し
バンクスロットが確保されたことを表す信号を送る。す
ると、命令発信指示部２４１はヘタトル命令発信キュー
ステージ２３に発信を指示する。アクセス系バンクスロ
ットが使用中の場合は、他の演算パイプ（ＭＡＯまたは
ＭＡＬの残り）について同様の処理を行う。なお、その
他の演算系の命令は従来の技術によりバンクスロットが
決定される。

次にこの実施例の構成の要部の回路を第４図乃至第７図
を用いて説明する。

まず、命令実行ステージ管理部２６内のアクセス命令バ
ンクスロット使用状態回路２６１の回路構成を第４図に
示す。

第４図のオア回路４０，４１．４４およびアンド回路４
２．４３はバンクスロットＫが使用中であることを検出
する回路である。オア回路４０によりＡパイプの制御回
路の３つのステージ（ＡＲ５，ＡＳＳ、ＡＴＳ）の何れ
かに命令がセントされている場合（ＶＡＬｉＤ）を検出
し、その時ＡバイブにスロットＫが既に指定されている
（Ａ−ＰｉＰＥ−ｉｓ−５ＬＯＴ−Ｋ）場合アンド回路
４２から“１”出力が発生する。オア回路４１はＢパイ
プが使用されていることを検出し、その時Ａバイブがス
ロットＬ（逆にＢパイプはスロットＫ）を指定されてい
る場合をアンド回路４３により検出し、オア回路４４か
らはスロットに使用中（ＳＬＯＴ−に−ＵＳＨＤ）の信
号出力を発生する。同様の回路４５〜４９によりスロッ
トＬが使用中（ＳＬＯＴ−Ｌ−ＵＳＨＤ）の信号出力を
得る。

次に第２図の命令発信制御部２４内に設けたアクセス命
令スロット決定回路の構成図を第５図に示す。

第５図において、５０はスロット決定回路であり、命令
の種別情報（ＩＮＳＴＲ［ＩＣＴｉ０Ｎ　ＴＹＰＥ）、
現在のバンクスロット情報（ＢＡＮＫ　５ＬＯＴ）　、
モデル情報（ＭＯＤＥＬ、　ＩＮＦ、）を入力し、アク
セス用の２つのバンクスロット（ＬまたはＫ）のうち現
在の時点で最適なバンクスロットをテーブル５０１（予
め各種条件に対応する最適バンクスロット情報が格納さ
れている）を用いて選定する。その結果、スロットＫが
ヘタ−（ＳＬＯＴ−に−ＢＥＴＴＥＲ）であるか、スロ
ットＬがペター（ＳＬＯＴ−Ｌ−ＢＥＴＴＥＲ）かの何
れかが“′１パ出力を発生する。その出力はパイプライ
ンのＡパイプ用かＢバイブ用の何れのスタートステージ
（第２図の、ＡＲ３２７１，ＢＲＳ２９１）に当該アク
セス命令が設定されたか、によりアンド回路５１，５２
，５６．５７のいずれかを通ってオア回路５３．５８の
一方を介しアンド回路５４゜５９に入力する。アンド回
路５４．５９はＡバイブとＢパイプの両者が空き状態で
あることを表す信号（Ａ−ＰｉＰＥ−ＥＭＰＴＹ　＆　
Ｂ−ＰｉＰＥ−ＥＭＰＴＹ）が発生する時だけ能動状態
となり、ラッチ５５．６０の一方をセットし、他方をリ
セットする。ラッチ５５のセット出力はＡバイブはスロ
ットＫに指定されたことを表し、ラッチ６０のセット出
力はＡパイプがスロットＬに指定されたことを表す。

次に実施例の命令発信指示部２４１に備えられている、
複合命令（ＭＵＬＴ　ｉ　＆ＡＤＤ）の発信条件検出回
路の構成図を第６図に示す。

図のアンド回路８０．８１は複合命令が命令発信部にセ
ットされた時に、演算パイプＭＡＯ，ＭＡｌのいずれか
一方が選択された時（ＭＡＯの場合、ＥＮＡＢＬＥ−５
ＴＡＲＴ−門へ〇−台＆Ａ−ＯＰ）、バンクスロットＬ
が空き（、５ＬＯＴ−Ｌ−［ｌ５ＥＤの否定信号）であ
ることを検出して、ＭＡＯのパイプで条件が成立すると
発信条件成立信号（ＳＥＴ−ＳＴＡＲＴ−ＭＡＯ−Ｍ＆
Ａ−〇Ｐ）を発生する。この信号は第６図のオア回路８
２に入力し、ラッチ８４にセットされ、命令発信指示信
号（ＳＴＡＲＴ−ＭＡＯ）となる。パイプＭＡＩの場合
も同様に、アンド回路８１およびオア回路８３を介して
ランチ８５がセントされる。

実施例の演算系スロント部２５３に設けられた複合命令
用アクセス系スロット管理回路２５４を第７図に示す。

この回路には２つのランチ７１．７３があり、それぞれ
、複合命令によりスロワ）Ｌが使用中（Ｍ＆＾−５ＬＯ
Ｔ−Ｌ−ＵＳＥＤ）　、スロットＫが使用中という信号
出力を発生する。ラッチ７１．７３のセ・ントは第６図
に示すアンド回路８０．８１からの発信条件成立信号が
発生した時に行われ、リセフトは各複合演算の終了条件
が成立（例えば、ＲＥＳＥＴ−ＥＲ３−ＶＡＬｉＤ）　
した時に行われる。

この第７図のランチ７１．７３の出力は第４図に示すア
クセス命令バンクスロット使用状態回路に供給され（図
示しない）、アクセス系命令のバンクスロットの割当て
において、使用することを禁止する。なお、上記実施例
の説明ではベクトルレジスタＶＲに関連した説明をした
が、マスクレジスタＭＲに対しても同様に処理されるこ
とは自明である。

［発明の効果］ 本発明によればベクトルデータ処理装置において、複合
命令（ＭＵＬＴｉ　＆ＡＤＤ）が実現できることにより
、従来の２倍のするープントを達成できる。また、これ
により特に複合演算にネックがあったアプリケーション
の性能向上を達成でき

【図面の簡単な説明】

第１図（ａ）は本発明の原理説明図、第１図■）は本発
明による命令管理機構の基本構成図、第２図は本発明の
実施例構成図、第３図はパイプライン制御回路の各ステ
ージ説明図、第４圀はアクセス命令ハンクスロフト（Ｋ
／Ｌ）使用状態回路の構成図、第５図はアクセス命令ス
ロット決定回路の構成図、第６図は複合命令（Ｍ＆Ａ）
の発信条件検出回路の構成図、第７図は複合命令による
アクセス用バンクスロット管理回路の構成図、第８図は
従来のベクトルデータ処理装置の構成図、第９図はベク
トルレジスタとパイプラインの関係を示す図、第１Ｏ図
はバンクスロットとパイプの対応例を示す図、第１１図
はバンクスロットとタイミング動作の関係を示す図、第
１２図は従来の演算動作と問題点説明図である。 第１図（ｂ）中、 １０：命令発信部 １１：命令発信制御部 １２：バンクスロット管理部 １３：命令実行管理部 １４〜１７：実行パイプラインの制御回路１２１ニアク
セススロット部 １２２：タイミング制御部 １２３　：　？ｉ合演算スロット部

Claims (1)

1. 【特許請求の範囲】 １乃至複数個のバンクを同時にアクセス可能とするベク
   トルレジスタと、 前記ベクトルレジスタの間で演算を実行する１乃至複数
   本の演算パイプラインと、 前記ベクトルレジスタと主記憶装置との間でデータ転送
   を行うアクセスパイプラインとを備え、各演算パイプラ
   インとアクセスパイプラインのベクトルレジスタのアク
   セス開始タイミングを固定的に割当てたインタリーブ方
   式によるベクトルデータ処理装置のベクトル複合命令制
   御方式において、 固定的に割当てられたタイミングよりも多くのタイミン
   グを必要とする複合命令を実行する際に、他のパイプラ
   インに割当てられたタイミングの使用可能状態を検出し
   、使用可能であればその複合命令を使用し、その間は固
   定的に割当てられた他のパイプラインの使用を禁止する
   ことを特徴とするベクトル複合命令制御方式。