JPH1124893A - 逆平方根演算器 - Google Patents

Abstract

(57)【要約】 【課題】逆平方根の演算に要するサイクル数を短縮す
る。 【解決手段】マージ回路１６はデータＸの上位のｕ桁の
下位側に値１のビットを付加して修正上位ビット部分Ｕ
を生成する。補正回路１はビットＸu+1 をそのまま出力
し、Ｘu+1..Ｘl を反転し、マージ回路１５は補正回路
１の出力Ｙu+1..Ｘl とＸの上位ｕ桁とをマージし、差
分データ（Ｕ−Ｌ／２）を表すｌ桁のデータを生成す
る。ここで、Ｌ＝Ｘ−Ｕであり、修正下位ビット部分で
ある。参照テーブル１４はビットXu..Xmに対する、３×
Ｌ×Ｌ／８の近似値を出力する。演算器２により以上の
３つのデータに対する積和演算が実行される。その後参
照テーブル１３は被演算数データＸの上位ｕ桁に対する
関数 １／（Ｕ×Ｕ×√Ｕ）の近似値を供給し、セレク
タ１２はレジスタ５内の先の演算結果を選択し、セレク
タ２２は定数０を選択し、２回目の積和演算が実行さ
れ、逆平方根が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サ、デジタルシグナルプロセッサ等の集積回路により形
成される小型のデータ処理装置に使用するのに適した逆
平方根演算器に関する。

【０００２】

【従来の技術】従来の典型的な逆平方根演算器は、参照
テーブルと積和演算器を繰り返し用いてニュートン法に
より被演算数データＸの逆平方根を求める。すなわち、
被演算数データＸの上位ビットを参照テーブルの入力に
用いて、直接１／√Ｘの近似値データＲ0 を生成し、ニ
ュートン法の収束アルゴリズム等に基づく演算の反復を
行い、必要な精度で１／√Ｘの近似値データを生成す
る。第ｎ＋１次近似値データＲn+1 は、第ｎ近似値デー
タＲn により次式により与えられることが知られてい
る。但し、ｎは０以上の整数である。

【０００３】

【数１】 Ｒn+1 ＝Ｒn × （１．５ − Ｒn ×Ｒn × Ｘ／２） （１） 特に、第１次近似値データＲ1 は、次式により与えられ
る。

【０００４】

【数２】 Ｒ1 ＝Ｒ0 × （１．５ − Ｒ0 × Ｒ0 × Ｘ／２） （２）

【０００５】

【発明が解決しようとする課題】図３に上記従来技術の
アルゴリズムを実行するために本発明に先立って本発明
者が検討した逆平方根演算器１００の概略ブロック図を
示す。この回路は、参照テーブル１、積和演算器２その
他よりなる。本明細書では、逆平方根を求めるべき被演
算数データＸは、１以上で２より小さく、小数点以下ｌ
桁（ｌは正整数）を有すると仮定し、この被演算数デー
タＸの小数点以下の部分を上位側の桁数ｕの部分とそれ
より下位側の部分に分けて表す。

【０００６】

【数３】 Ｘ＝１．Ｘ1 Ｘ2 Ｘ3 ．．Ｘu Ｘu+1 ．．Ｘm Ｘm+1 ．．Ｘl （３） 図３において、上記式２に基づいて第１次近似値データ
Ｒ1 を求めるには以下の演算を実行する。なお、本明細
書では、簡単化のためにある数値Ａを表すデータを単に
数値Ａと呼ぶことがある。参照テーブル１は、この被演
算数データの小数点以下の上位ｕ桁の部分が採りうる種
々の値に対応する、その被演算数の初期近似値データＲ
0 を予め記憶するテーブルであり、実際に変換すべき被
演算数データＸの小数点以下の部分の上位ビット部分Ｘ
1 Ｘ2 Ｘ3 ．．．Ｘu を表すデータが入力されたとき
に、その値に対応する初期近似値データＲ0 を表すデー
タを出力する。セレクタ６は、この初期近似値データＲ
0 を選択し、積和演算器２のＡ入力に供給する。シフタ
３は被演算数データＸの全体を表すデータを１ビット右
シフトして被演算数データＸの半分の値Ｘ／２を表すデ
ータ生成する右１ビットシフタである。セレクタ７は、
シフタ３により生成されたデータＸ／２を選択し、積和
演算器２のＢ入力に供給する。セレクタ９は定数０を選
択し、積和演算器２のＣ入力に供給する。積和演算器２
は、Ａ入力、Ｂ入力、Ｃ入力に入力されたデータに対し
て積和演算Ａ×Ｂ＋Ｃを実行し、その結果をレジスタ５
に供給する回路である。今の場合には、Ｒ0 ×（Ｘ／
２）を生成する。以上により第１マシーンサイクルでの
動作が終了する。

【０００７】第２マシーンサイクルでは、セレクタ６
は、レジスタ５に保持された積和演算結果を選択し、積
和演算器２に供給する。補数生成回路４は、演算結果レ
ジスタ５に保持された積和演算器２の出力に対する２の
補数を生成する回路で、今の場合には、−Ｒ0 ×（Ｘ／
２）を生成する。セレクタ７はこの補数生成回路４によ
り出力された補数を選択し、積和演算器２に供給する。
一方、セレクタ９は定数１．５を選択し、積和演算器２
に供給する。こうして、積和演算器２は、第２の積和演
算結果１．５−（Ｒ0 ×（Ｘ／２））を演算結果レジス
タ５に出力する。第３のマシーンサイクルでは、セレク
タ６は、参照テーブル９から出力されている初期近似値
データＲ0 を選択し、セレクタ７はレジスタ５の内容を
選択する。セレクタ９は定数０を選択する。こうして積
和演算器２から、式２に記載した第１次近似値データＲ
1 を表すデータが得られ、レジスタ５にセットされる。

【０００８】被演算子Ｘの小数点以下の部分の桁数ｌを
２４とし、上記修正上位ビット部分の桁数ｕを１２とす
ると、第１次近似値データＲ0 は、２４ビット程度の精
度を有する逆平方根となる。この近似値データを求める
ためには、上に説明したように積和演算を３回実行する
必要があり、より高速に逆平方根を求めることが望まし
い。

【０００９】本発明の目的は、より高速に逆平方根を演
算できる逆平方根演算器を提供することである。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、従来のニュートン法による近似式に代
えて、被演算数データＸの小数点以下の部分の上位ビッ
ト部分と下位ビット部分の代わりに使用する修正上位ビ
ット部分Ｕと修正下位ビット部分Ｌを定義し、被演算数
データＸの逆平方根を、これらのＬ、Ｕの多項式で表
す。本発明による逆平方根演算器は、その多項式が指定
する演算を実行する。すなわち、本発明による逆平方根
演算器は、積和演算器と、被演算数データＸの小数点以
下の部分の上位ビット部分にその部分より１ビット下位
に値１の１ビットをマージして修正上位ビット部分Ｕを
生成する第１のマージ回路と、上記データＸの下位ビッ
ト部分と上記上位ビット部分とから、上記修正上位ビッ
ト部分Ｕと上記被演算数データＸの修正下位側ビット部
分Ｌの半分との差を表す差分データ（Ｕ−Ｌ／２）を生
成する差分データ生成回路と、上記データＸの下位ビッ
ト側の一部を入力とし、関数３×Ｌ×Ｌ／８の近似値デ
ータを供給する参照テーブルと、上記データＸの上記上
位ビット部分を入力とし、関数Ｕ×Ｕ×√Ｕの近似値デ
ータを出力する他の参照テーブルとを有する。

【００１１】ここで、上記修正下位側ビット部分Ｌは、
上記データＸと上記修正上位ビット部分Ｕとの差であ
り、上記積和演算器は、上記第１、２のマージ回路から
供給された上記二つのデータの積に上記参照テーブルよ
り与えられたデータを加算し、さらに、上記積和演算器
により先に得られた積和演算の結果データと上記他の参
照テーブルにより供給されるデータとの積を、上記デー
タＸの逆平方根に対する近似値データとして算出する。

【００１２】より具体的には、上記差分データ生成回路
は、上記下位ビット部分に対する補正データを生成する
補正回路と、上記上位ビット部分と上記補正データとを
マージし、上記差分データを生成する第２のマージ回路
とを含み、上記補正データは、上記上位ビット部分より
１ビット下位に位置するビットの反転ビットと非反転ビ
ットをそれぞれ上記データＸの上記下位ビット部分の先
頭のビットおよび次のビットとして含み、上記データの
上記下位ビット部分の他のビットの反転ビットを、上記
他のビットより１ビット下位のビットとして含むデータ
である。

【００１３】

【発明の実施の形態】以下、本発明に係る逆平方根演算
器を図面に示した実施の形態を参照してさらに詳細に説
明する。図１に示す、本発明に係る逆平方根演算器の構
造と動作の詳細な説明の前に、本実施の形態で使用する
逆平方根の計算の原理を説明する。本実施の形態でも、
すでに述べたように、逆平方根を求めるべき被演算数デ
ータＸは、１以上２より小さく、小数点以下ｌ桁（ｌは
正整数）を有すると仮定し、式３に記載したように、こ
の被演算数データＸの小数点以下の部分を上位側の桁数
ｕの部分とそれより下位側の部分に分けて表す。さら
に、被演算数データＸに対して、それの修正上位ビット
部分Ｕと修正下位ビット部分Ｌを新たに次の式４，５に
より定義する。

【００１４】

【数４】 Ｕ＝１．Ｘ1 Ｘ2 Ｘ3 ．． Ｘu １ （４）

【００１５】

【数５】 Ｌ＝０．０００ ．．０（Ｘu+1−１）．．Ｘm Ｘm+1 ．．Ｘl （５） すなわち、等価上位ビット部分Ｕは、被演算子Ｘのｕ＋
１桁目を１と仮定したときの、被演算子Ｘの上位ｕ＋１
桁からなる。修正下位ビット部分Ｌは、被演算数データ
Ｘの第ｕ＋１桁目に代えて、その第ｕ＋１桁目と数値１
との差を第ｕ＋１桁目に有する、被演算数データＸの第
ｕ＋１桁以下の部分からなる。その結果、次の式が成立
する。

【００１６】

【数６】 Ｘ＝Ｕ＋Ｌ （６） このようにＵ、Ｌを定義すると、数Ｘの逆平方根は、次
式で示されるこれらの変数Ｕ、Ｌの多項式により近似さ
れる。

【００１７】

【数７】 １／√Ｘ ＝ １／√（Ｕ＋Ｌ） ＝ √（Ｕ＋Ｌ）／（Ｕ＋Ｌ） ＝ １／√Ｕ−Ｌ／（２Ｕ√Ｕ） ＋３Ｌ×Ｌ／（８Ｕ×Ｕ√Ｕ）−ε ＝｛Ｕ（Ｕ−Ｌ／２）＋３×Ｌ×Ｌ／８｝／（Ｕ×Ｕ×√Ｕ） −ε （７） ここに、誤差εの絶対値は、

【００１８】

【数８】 |ε| < １／２ ×Ｌ×Ｌ×Ｌ （８） なお、式７中の第３式は第２式の右辺をテーラー展開す
ることにより得られ、式７中の第４式は、第３式を通分
することにより得られる。

【００１９】式７中の式（Ｕ−Ｌ／２）は、上記Ｕおよ
びＬにより、以下のように表される。

【００２０】

【数９】 Ｕ−Ｌ／２ ＝１．Ｘ1 Ｘ2 Ｘ3 ．． Ｘu Ｙu+1 Ｘu+1 Ｙu+2 Ｙu+3 ．．Ｙm ．．Ｙl （９） 式７は、逆平方根が修正上位ビット部分Ｕと関数（Ｕ−
Ｌ／２）との多項式により表されることを示している。
ここに、ビットＹｉ（ｉ＝ｕ＋１，ｕ＋２，．．または
ｌ）は、ビットＸｉを反転したものである。すなわち、
式９の右辺の第１ビットから第ｕビットまでは被演算数
データＸの第１ビットから第ｕビットに等しく、式９の
右辺の第ｕ＋２ビットは、被演算数データＸの第ｕ＋１
ビットに等しく、式９の右辺の第ｕ＋１ビットおよび第
ｕ＋３から第ｌビットは、それぞれ被演算数データＸの
第ｕ＋１ビットおよび第ｕ＋３から第ｌビットをそれぞ
れ反転したものに等しい。したがって、式７中の（Ｕ−
Ｌ／２）は、式９の多項式を用いて被演算数データＸか
ら簡単な回路を使用して高速に生成することができる。

【００２１】式７の右辺の値は、以下に具体的に説明す
るように、この式９により算出された結果を使用して２
回の積和演算で実行できる。このような演算により得ら
れる逆平方根の精度は、主として被演算数データＸの小
数点以下の桁数ｌに依存し、他に上記上位ビット部の桁
数ｕ、第２の参照テーブル１４の参照に使用される中間
部分Xu+1 Xu+2...Xmの末尾の桁位置 mにも依存する。仮
にｕ＝７、ｍ＝１５、ｌ＝２４とすると、式７により算
出した逆平方根の誤差は２４ビット以下になる。従っ
て、式７の右辺の値を算出する方法に依れば、先に図３
で示した逆平方根演算器により得られる第１次近似値デ
ータＲ1 と同程度の精度の近似値データがより高速に得
られることが期待される。

【００２２】具体的には、図１において、逆平方根演算
器２００は、積和演算器２と、補正回路１１と、第１の
参照テーブル１３と、第２の参照テーブル１４と、マー
ジ回路１５と、演算結果レジスタ５と、セレクタ２１
と、セレクタ２２とで構成される。被演算数データＸの
上位ビット部分Ｘ1 Ｘ2 Ｘ3．．． Ｘu が第１の参照テ
ーブル１３とマージ回路１６に供給され、被演算数デー
タＸの下位ビット部分の内、第ｍビットまでの部分 Ｘu
+1 ．．．Ｘm が第２の参照テーブル１４へ入力され
る。同時にデータＸの下位ビット部分Ｘu+1．．．Ｘm
Ｘm+1 ．．．Ｘl が補正回路１１へ入力される。補正回
路１１は、被演算数データＸの下位ビット部分Ｘu+1
．．． Ｘm Ｘm+1 ．．． Ｘl を受けて、差分データ
（Ｕ−Ｌ／２）のｕ＋１ビット目以下の部分Ｘu+1 Ｙu+
2 Ｙu+3 ．．Ｙm ．．Ｙl を、式９に従って生成する。
より具体的には、図２に示されるように、補正回路１
は、被演算数データＸの下位ビット部分Ｘu+1 ．．．Ｘ
m Ｘm+1 ．．．Ｘl の内、先頭のビットＸu+1 をそのま
ま補正後のデータの第２のビットＸu+1として出力する
とともに、インバータ群５０によりビット列Ｘu+1 Ｘu+
2 ．．．Ｘm Ｘm+1 Ｘl をそれぞれ反転して先頭のビッ
ト Ｙu+1、第３から第ｌのビットＹu+2 ．．．Ｙm Ｙm+
1．．．Ｙl を生成する。マージ回路１５は、この生成
された補正下位ビット部分と被演算数データＸの上位ビ
ット部分Ｘ1 Ｘ2 Ｘ3．．． Ｘuとをマージし、ビット
数ｌ−ｕの上記差分データ（Ｕ−Ｌ／２）を生成する。
したがって、補正回路１１とマージ回路は、協同して上
記差分データを生成する回路として機能している。セレ
クタ１２は、この生成されたデータを選択し、積和演算
器２のＢ入力に供給する。

【００２３】マージ回路１６は、被演算数データＸの上
位ビット部分Ｘ1 Ｘ2 Ｘ3 ．．．Ｘu の下位側に値１の
ビットを付加し、ビット数ｕ＋１の修正上位ビット部分
Ｕを生成し、セレクタ２１に供給する。このように、マ
ージ回路１５、１６は、異なるデータ線を束ねて新たな
データ線として供給するだけの機能でよいので格別の回
路素子を有しないが、本明細書ではこれらのデータ部分
のマージを実行する回路部分という意味でマージ回路と
呼ぶ。セレクタ２１は、まずこの修正上位ビット部分Ｕ
を選択し、積和演算器２のＡ入力に供給する。

【００２４】第２の参照テーブル１４は、被演算数デー
タＸの下位ビット部分のうち、第ｕビットから第ｍビッ
トまでの（ｍ−ｕ）ビットが採り得るいろいろの値に対
する、上記式９で使用される３×Ｌ×Ｌ／８の近似値デ
ータを予め記憶したテーブルであり、現に被演算数デー
タＸの上記ビット部分が入力されたときに、その入力デ
ータに対して記憶された近似値データをセレクタ２２に
供給する。この近似値データは、このテーブルに対する
入力データのビット数ｍ−ｕに等しいと仮定する。セレ
クタ２２は、この近似値データを積和演算器２のＣ入力
に出力する。

【００２５】積和演算器は、それ自体公知のように、
Ａ、Ｂ入力に与えられた二つのデータに対する乗算を実
行する乗算器（図示せず）と、その結果得られる積デー
タとＣ入力に与えられたデータに対して加算を行う加算
器（図示せず）からなる。こうして、積和演算器２は、
式９中の｛ ｝内の数式の値を算出し、演算結果レジス
タ５に供給する。

【００２６】第１の参照テーブル１３は、被演算数デー
タＸの上位ｕ桁のビット部分が採り得る種々の値に対し
て、関数 １／（Ｕ×Ｕ×√Ｕ）の近似値データを予め
記憶したテーブルであり、現に被演算数データＸの上位
ｕ桁のビット部分が入力されると、その部分に対して記
憶された上記関数の近似値データを出力する。この近似
値データのビット数は、このテーブルに対する入力デー
タのビット数（ｕ＋１に）等しいと仮定する。

【００２７】上記積和演算器２での演算が終了後に、セ
レクタ１２は、レジスタ５に保持された積和演算結果デ
ータを選択し、セレクタ２１は、第１の参照テーブル１
３の出力を選択し、セレクタ２２は定数０を選択する。
その結果、積和演算器２は、先に算出された上記（９）
式の｛ ｝内の数式の値と上記関数との積を算出する。
こうして、上記式９の右辺の値が算出され、レジスタ５
にセットされる。

【００２８】以上において、積和演算器を使用する２回
の演算がそれぞれ１マシーンサイクルにより実行され
る。この結果、本実施の形態では、２回の積和演算でも
って逆平方根を算出できる。すでに述べたごとく、先に
仮定した、桁数ｕ、ｌ、ｍの数値例では、式８で規定さ
れる誤差は２４ビット以下である。したがって、本実施
の形態では図３に示した、ニュートン法の収束漸化式を
用いて逆平方根数を生成する方法と同程度の精度のもの
を、より高速に生成できる。このことは、本発明では、
従来のニュートン法による逐次近似式に代えて、被演算
数データＸの上位ビット部分と下位ビット部分の代わり
に使用する修正上位ビット部分Ｕと修正下位ビット部分
Ｌを定義し、被演算数データＸの逆平方根を、これらの
Ｌ、Ｕの多項式で表し、本発明による逆平方根演算器
は、その多項式が指定する演算を実行するようにした結
果である。その結果、従来より少ない演算回数でもって
従来の逐次近似式を用いるのと同程度の精度が得られ
る。なお、補正回路１１は、ビット反転と１ビットシフ
トの簡単な論理で構成できるので、補正回路１１を通す
ことに起因する時間的なオーバーヘッドは軽微であり、
必要なハードウェアの増加もごくわずかである。

【００２９】さらに、被演算数データＸの上位ビット、
下位ビットの区切り方により、第１の参照テーブルと第
２の参照テーブルの必要なサイズの和を決定することが
できるので、これを最小にするようなＸの上位ビット
数、下位ビット数を選択することができる。なお、本発
明は以上に示した実施の形態に限定されるものではな
く、その要旨を逸脱しない範囲において種々変更可能で
あることはいうまでもない。

【００３０】

【発明の効果】本発明によれば、逆平方根の演算を高速
に実行できる。

【図面の簡単な説明】

【図１】本発明に係る逆平方根演算器の概略ブロック
図。

【図２】図１の回路に使用する補正回路１１の詳細図。

【図３】本発明者が考えた、ニュートン法による逆平方
根演算器の概略ブロック図。

Claims (2)

【特許請求の範囲】
1. 【請求項１】積和演算器と、 被演算数データＸの小数点以下の部分の上位ビット部分
   にその部分より１ビット下位に値１の１ビットをマージ
   して修正上位ビット部分Ｕを生成する第１のマージ回路
   と、 上記データＸの下位ビット部分と上記上位ビット部分と
   から、上記修正上位ビット部分Ｕと上記被演算数データ
   Ｘの修正下位側ビット部分Ｌの半分との差を表す差分デ
   ータ（Ｕ−Ｌ／２）を生成する差分データ生成回路と、 上記データＸの下位ビット側の一部を入力とし、関数３
   ×Ｌ×Ｌ／８の近似値データを供給する参照テーブル
   と、 上記データＸの上記上位ビット部分を入力とし、関数Ｕ
   ×Ｕ×√Ｕの近似値データを出力する他の参照テーブル
   とを有し、 上記修正下位側ビット部分Ｌは、上記データＸと上記修
   正上位ビット部分Ｕとの差であり、 上記積和演算器は、上記第１、２のマージ回路から供給
   された上記二つのデータの積に上記参照テーブルより与
   えられたデータを加算し、その後その積和演算の結果デ
   ータと上記他の参照テーブルにより供給されるデータと
   の積を、上記データＸの逆平方根に対する近似値データ
   として算出する逆平方根演算器。
2. 【請求項２】上記差分データ生成回路は、 上記下位ビット部分に対する補正データを生成する補正
   回路と、 上記上位ビット部分と上記補正データとをマージし、上
   記差分データを生成する第２のマージ回路とを含み、 上記補正データは、上記上位ビット部分より１ビット下
   位に位置するビットの反転ビットと非反転ビットをそれ
   ぞれ上記データＸの上記下位ビット部分の先頭のビット
   および次のビットとして含み、上記データの上記下位ビ
   ット部分の他のビットの反転ビットを、上記他のビット
   より１ビット下位のビットとして含むデータである請求
   項１記載の逆平方根演算器。