JPS60121742A - レジンモ−ルド品におけるマ−キング方法 - Google Patents
レジンモ−ルド品におけるマ−キング方法Info
- Publication number
- JPS60121742A JPS60121742A JP59152890A JP15289084A JPS60121742A JP S60121742 A JPS60121742 A JP S60121742A JP 59152890 A JP59152890 A JP 59152890A JP 15289084 A JP15289084 A JP 15289084A JP S60121742 A JPS60121742 A JP S60121742A
- Authority
- JP
- Japan
- Prior art keywords
- mold
- mold part
- molded product
- dies
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はレジンモールド品におけるマーキング方法に関
する。
する。
例えば半導体装置のマーキング法については、特開昭５
０−７５５７５号に開示されている。
０−７５５７５号に開示されている。
レジンモールド型の半導体装置においては、その品種１
等級等を示すマークはレジンで形成されるモールド部の
上面に印刷によって表示される。
等級等を示すマークはレジンで形成されるモールド部の
上面に印刷によって表示される。
モールド品１の取出は第１図に示すように、モールド上
・下型２．３からニジ慕りタビン４，５によって突き出
すため、第２図（ａ） 、 （ｂｌに示すように、モー
ルド部６０表面には突出痕跡７が窪みとして残る。モー
ルド下型３のニジ立りタピン５は突出効果を高めるため
モールド部６の中心を突き、モールド上型２のニジ五り
タビン４はモールド部６の上面中央部に広いマーキング
領域を必要とすることから２本設けられかつモールド部
６の中央を外れた周辺部を突くようになっている。そし
て、マーキング時にはモールド部の上面中央のマーキン
グ領域に所望のマーク８を印刷表示する。
・下型２．３からニジ慕りタビン４，５によって突き出
すため、第２図（ａ） 、 （ｂｌに示すように、モー
ルド部６０表面には突出痕跡７が窪みとして残る。モー
ルド下型３のニジ立りタピン５は突出効果を高めるため
モールド部６の中心を突き、モールド上型２のニジ五り
タビン４はモールド部６の上面中央部に広いマーキング
領域を必要とすることから２本設けられかつモールド部
６の中央を外れた周辺部を突くようになっている。そし
て、マーキング時にはモールド部の上面中央のマーキン
グ領域に所望のマーク８を印刷表示する。
しかし、このような方法ではモールド部の下面中央には
大きな突出痕跡７が存在するため、モールド部下面には
マークの表示をすることはできにくく、−面にのみしか
マークが表示されていない場合には、プリント基板等の
配線基板に半導体装置を取り付けた実装の際、取り付け
た半導体装置の種別を確認できなくなることもあり不便
である。
大きな突出痕跡７が存在するため、モールド部下面には
マークの表示をすることはできにくく、−面にのみしか
マークが表示されていない場合には、プリント基板等の
配線基板に半導体装置を取り付けた実装の際、取り付け
た半導体装置の種別を確認できなくなることもあり不便
である。
たとえば、本出願人は最近第３図で示すようなモールド
部６の上面中央を周辺よりも一段高くした高台部分９を
有する半導体装置１０を提供し、この半導体装置１０の
実装方法としては、第４図（ａ）。
部６の上面中央を周辺よりも一段高くした高台部分９を
有する半導体装置１０を提供し、この半導体装置１０の
実装方法としては、第４図（ａ）。
（ｂｌに示すように、プリント基板１１の取付面に半導
体装置１０を裏返しにしてモールド部６の高台部分９の
上面を対面させ、フラットや折り返したり−ド１２をプ
リント基板１１０表面の配線層１３に半田１４を介して
固定している。この場合、モールド部の下面にマークが
表示されていないため、どの品種の半導体装置が取り付
けられているか、取り外さなくては確認できない。
体装置１０を裏返しにしてモールド部６の高台部分９の
上面を対面させ、フラットや折り返したり−ド１２をプ
リント基板１１０表面の配線層１３に半田１４を介して
固定している。この場合、モールド部の下面にマークが
表示されていないため、どの品種の半導体装置が取り付
けられているか、取り外さなくては確認できない。
したがって、本発明の目的はモールド品の中央領域にマ
ーキングできるようにモールドし、かつエジェクタビン
の突出痕跡をマークとすることにある。
ーキングできるようにモールドし、かつエジェクタビン
の突出痕跡をマークとすることにある。
このような目的を達成するために本発明は、モールド後
のモールド品の取出時に、モールド部の上下面の中央部
を外れた周辺部にエジェクタビンを突き出してモールド
上・下型からモールド品を取り外し、モールド部上下面
の中央にマーキングするものであり、エジェクタピンの
突出痕跡をもマークとするものであって、以下実施例に
より本発明を、具体的に説明する。
のモールド品の取出時に、モールド部の上下面の中央部
を外れた周辺部にエジェクタビンを突き出してモールド
上・下型からモールド品を取り外し、モールド部上下面
の中央にマーキングするものであり、エジェクタピンの
突出痕跡をもマークとするものであって、以下実施例に
より本発明を、具体的に説明する。
第５図は本発明のレジンモールド品におけるマーキング
方法の一実施例、モールド時の取り出し状態を示す断面
図であり、第６図はマーキングされた半導体装置を示す
。まず、タブリード２０に半導体素子２１を固定し、こ
の半導体素子２１の電極とリード２２の内端をワイヤ２
３で接続したリードフレーム２４をモールド上・下型２
５ 、２６間；に挾み、型締後モールドする。その後、
型開するとともにモールド上・下Ｗ２５．２６のキャビ
ティ底面からそれぞれエジェクタピン２７．２８を突出
させてモールド品をモールド上・下型２５゜２６から取
り出す。この際、両エジェクタビン２７゜２８はモール
ド部２９０周辺部を押圧するように、モールド部２９の
中央を外れた周辺部に配設され、かつエジェクタビン２
７．２８のモールド部２９への突出によってモールド部
２９０表面に生じる突出痕跡をインデックス（指標）と
して用（・るため、同一の側部に配設する（突出痕跡３
０は第６図に示す。）このようにすれば、モールド部２
９の上下面中央部は平坦となることから、これら平坦面
にマーク３１を表示する。
方法の一実施例、モールド時の取り出し状態を示す断面
図であり、第６図はマーキングされた半導体装置を示す
。まず、タブリード２０に半導体素子２１を固定し、こ
の半導体素子２１の電極とリード２２の内端をワイヤ２
３で接続したリードフレーム２４をモールド上・下型２
５ 、２６間；に挾み、型締後モールドする。その後、
型開するとともにモールド上・下Ｗ２５．２６のキャビ
ティ底面からそれぞれエジェクタピン２７．２８を突出
させてモールド品をモールド上・下型２５゜２６から取
り出す。この際、両エジェクタビン２７゜２８はモール
ド部２９０周辺部を押圧するように、モールド部２９の
中央を外れた周辺部に配設され、かつエジェクタビン２
７．２８のモールド部２９への突出によってモールド部
２９０表面に生じる突出痕跡をインデックス（指標）と
して用（・るため、同一の側部に配設する（突出痕跡３
０は第６図に示す。）このようにすれば、モールド部２
９の上下面中央部は平坦となることから、これら平坦面
にマーク３１を表示する。
このような実施例によればつぎのような効果を奏する。
（１）モールド部の上下面中央部には突出痕跡が存在し
ないことからマーク表示ができる。
ないことからマーク表示ができる。
このため、半導体装置を裏返しにして用いても常に取り
付けた半導体装置の品種等級を確認できる。
付けた半導体装置の品種等級を確認できる。
（２）エジェクタビンでモールド部の周辺部を突き上げ
るため、局所部分に大きな力が加わり離型が容易となる
。また、この際、モールド部全体としては圧縮力が加わ
ることになり、モールド部内の半導体素子は引張力より
も圧縮力に対して強度的に優れているため、半導体素子
が損傷を受けることもない。（３）エジェクタピンをモ
ールド部の中央から外れた位置に突き出すため、エジェ
クタピンによるそ−ルド部表面に生じる突出痕跡がイン
デックスとしてのマークとして用いることもできる。（
４）モールド部表面を第３図で示すように２段形状とし
、その高台部分を平坦にしてマーキングすれば、マーキ
ング部分はモールド部表面の高台部分に設けられること
になり、見易い実益もある。
るため、局所部分に大きな力が加わり離型が容易となる
。また、この際、モールド部全体としては圧縮力が加わ
ることになり、モールド部内の半導体素子は引張力より
も圧縮力に対して強度的に優れているため、半導体素子
が損傷を受けることもない。（３）エジェクタピンをモ
ールド部の中央から外れた位置に突き出すため、エジェ
クタピンによるそ−ルド部表面に生じる突出痕跡がイン
デックスとしてのマークとして用いることもできる。（
４）モールド部表面を第３図で示すように２段形状とし
、その高台部分を平坦にしてマーキングすれば、マーキ
ング部分はモールド部表面の高台部分に設けられること
になり、見易い実益もある。
なお、本発明は前記実施例に限定されない。
以上のように、本発明のレジンモールド品におけるマー
キング方法によれば、半導体装置のモールド部の上下両
面に所望のマークを表示することができる。
キング方法によれば、半導体装置のモールド部の上下両
面に所望のマークを表示することができる。
第１図は従来のモールド方法を示す断面説明図、第２図
（ａｌ 、 （ｂｌは従来のマーキングされたモールド
品（半導体装置）の平面図および底面図、第３図は本出
願人提案によるレジンモールド型半導体装置の外観図、
第４図（ａ） 、 （ｂ）は同じくプリント基板への実
施例を示す断面図、第５図は本発明のレジンモールド品
におけるマーキング方法の一実施例を示す断面図、第６
図は本発明の方法によって得られたレジンモールド型半
導体装置の平面図である。 １・・・モールド品、２・・・モールド上型、３・・・
モールド下Ｗ、４．５・・・エジェクタビン、６・・・
モールド部、７・・・突出痕跡、８・・・マーク、９・
・・高台部分、ｌＯ・・・半導体装置、１工・・・プリ
ント基板、１２・・・リード、１３・・・配線層、１４
・・・半田、２０・・・タブリード、２１・・・半導体
素子、２２・・・リード、２３・・・ワイヤ、２４・・
・リードフレーム、２５・・・モールド上型、２６・・
・モールド下型、２７．２８・・・エジェクタピン、２
９・・・そ−ルド部、３−０・・・突出痕跡、３１・・
・マーク。 代理人 弁理士 高 橋 明 失 策 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
（ａｌ 、 （ｂｌは従来のマーキングされたモールド
品（半導体装置）の平面図および底面図、第３図は本出
願人提案によるレジンモールド型半導体装置の外観図、
第４図（ａ） 、 （ｂ）は同じくプリント基板への実
施例を示す断面図、第５図は本発明のレジンモールド品
におけるマーキング方法の一実施例を示す断面図、第６
図は本発明の方法によって得られたレジンモールド型半
導体装置の平面図である。 １・・・モールド品、２・・・モールド上型、３・・・
モールド下Ｗ、４．５・・・エジェクタビン、６・・・
モールド部、７・・・突出痕跡、８・・・マーク、９・
・・高台部分、ｌＯ・・・半導体装置、１工・・・プリ
ント基板、１２・・・リード、１３・・・配線層、１４
・・・半田、２０・・・タブリード、２１・・・半導体
素子、２２・・・リード、２３・・・ワイヤ、２４・・
・リードフレーム、２５・・・モールド上型、２６・・
・モールド下型、２７．２８・・・エジェクタピン、２
９・・・そ−ルド部、３−０・・・突出痕跡、３１・・
・マーク。 代理人 弁理士 高 橋 明 失 策 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
Claims (1)
- １、 レジンモールド後エジェクタピンによってモール
ド品をモールド型から突き出すとともにモールド品の表
面にマークを表示するレジンモールド品におけるマーキ
ング方法において、モールド型のエジェクタビンをモー
ルド品の中央領域を外れた周辺部に突出させるとともに
、エジェクタビンの突出痕跡をインデックスとしてのマ
ークとすることを特徴とするレジンモールド品における
マーキング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59152890A JPS60121742A (ja) | 1984-07-25 | 1984-07-25 | レジンモ−ルド品におけるマ−キング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59152890A JPS60121742A (ja) | 1984-07-25 | 1984-07-25 | レジンモ−ルド品におけるマ−キング方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9360578A Division JPS5521126A (en) | 1978-08-02 | 1978-08-02 | Marking method in resin mold parts |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60121742A true JPS60121742A (ja) | 1985-06-29 |
Family
ID=15550360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59152890A Pending JPS60121742A (ja) | 1984-07-25 | 1984-07-25 | レジンモ−ルド品におけるマ−キング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60121742A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63290472A (ja) * | 1987-05-22 | 1988-11-28 | Olympus Optical Co Ltd | 固体撮像装置 |
| EP0895287A3 (en) * | 1997-07-31 | 2006-04-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and lead frame for the same |
| JP2009106173A (ja) * | 2007-10-29 | 2009-05-21 | Tanaka Sangyo Kk | 空気抜き弁及びそれを備えたプラスチック製バッグ |
| WO2020263236A1 (en) * | 2019-06-25 | 2020-12-30 | Hewlett-Packard Development Company, L.P. | Molded structures with channels |
| US11325125B2 (en) | 2017-04-23 | 2022-05-10 | Hewlett-Packard Development Company, L.P. | Particle separation |
| US11780227B2 (en) | 2019-06-25 | 2023-10-10 | Hewlett-Packard Development Company, L.P. | Molded structures with channels |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5517697A (en) * | 1978-07-25 | 1980-02-07 | Maschf Augsburg Nuernberg Ag | Internal combustion engine with brake |
| JPS5749393U (ja) * | 1981-01-23 | 1982-03-19 |
-
1984
- 1984-07-25 JP JP59152890A patent/JPS60121742A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5517697A (en) * | 1978-07-25 | 1980-02-07 | Maschf Augsburg Nuernberg Ag | Internal combustion engine with brake |
| JPS5749393U (ja) * | 1981-01-23 | 1982-03-19 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63290472A (ja) * | 1987-05-22 | 1988-11-28 | Olympus Optical Co Ltd | 固体撮像装置 |
| EP0895287A3 (en) * | 1997-07-31 | 2006-04-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and lead frame for the same |
| JP2009106173A (ja) * | 2007-10-29 | 2009-05-21 | Tanaka Sangyo Kk | 空気抜き弁及びそれを備えたプラスチック製バッグ |
| US11325125B2 (en) | 2017-04-23 | 2022-05-10 | Hewlett-Packard Development Company, L.P. | Particle separation |
| WO2020263236A1 (en) * | 2019-06-25 | 2020-12-30 | Hewlett-Packard Development Company, L.P. | Molded structures with channels |
| TWI749609B (zh) * | 2019-06-25 | 2021-12-11 | 美商惠普發展公司有限責任合夥企業 | 流體裝置、流體噴射裝置及形成流體晶粒的方法 |
| CN113993708A (zh) * | 2019-06-25 | 2022-01-28 | 惠普发展公司，有限责任合伙企业 | 具有通道的模制结构 |
| US11780227B2 (en) | 2019-06-25 | 2023-10-10 | Hewlett-Packard Development Company, L.P. | Molded structures with channels |
| US12134274B2 (en) | 2019-06-25 | 2024-11-05 | Hewlett-Packard Development Company, L.P. | Molded structures with channels |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60121742A (ja) | レジンモ−ルド品におけるマ−キング方法 | |
| TW434846B (en) | Mold die for semiconductor package | |
| JPS6146049B2 (ja) | ||
| JP2970177B2 (ja) | プリント基板 | |
| JP3773422B2 (ja) | キートップ板及びキートップ取付板の製造方法 | |
| JP2631808B2 (ja) | プリント回路基板とプリント回路基板用転写シートおよびプリント回路基板の製造方法 | |
| JP3039188B2 (ja) | 電子部品の製造方法 | |
| JPH043772Y2 (ja) | ||
| JPH01138724A (ja) | 半導体装置のモールド方法および装置 | |
| JPS63170949A (ja) | 半導体装置 | |
| KR0134933B1 (ko) | 반도체 패키지 | |
| JP4086534B2 (ja) | メモリーカードとその成形方法 | |
| JP2684446B2 (ja) | プリント回路基板の射出成形方法および装置 | |
| JP3335766B2 (ja) | 電子部品の樹脂モールド方法および樹脂モールド装置 | |
| JPS6215827A (ja) | 封止金型装置 | |
| JPH04147633A (ja) | 樹脂封止用金型 | |
| JP3107291B2 (ja) | 成形用金型装置 | |
| JPH01268036A (ja) | モールド金型 | |
| CN111642083A (zh) | 一种凸包板的制作方法 | |
| JPH01184113A (ja) | 樹脂とフィルムの一体成形方法 | |
| JP3858396B2 (ja) | 半導体装置の製造方法 | |
| JPH0258243A (ja) | 放熱板付半導体装置の製造方法 | |
| JPH0449017A (ja) | 押釦スイツチ用絶縁ケースの製造方法 | |
| JP2004195786A (ja) | 電子部品の製造方法および電子部品 | |
| JPS6414990A (en) | Printed circuit board with terminal pin and manufacture thereof |