JPS60121742A - レジンモ−ルド品におけるマ−キング方法 - Google Patents

レジンモ−ルド品におけるマ−キング方法

Info

Publication number
JPS60121742A
JPS60121742A JP59152890A JP15289084A JPS60121742A JP S60121742 A JPS60121742 A JP S60121742A JP 59152890 A JP59152890 A JP 59152890A JP 15289084 A JP15289084 A JP 15289084A JP S60121742 A JPS60121742 A JP S60121742A
Authority
JP
Japan
Prior art keywords
mold
mold part
molded product
dies
periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59152890A
Other languages
English (en)
Inventor
Hidetoshi Mochizuki
秀俊 望月
Keizo Otsuki
大槻 桂三
Akira Suzuki
明 鈴木
Yoshio Adachi
足達 嘉雄
Hideki Kosaka
小坂 秀樹
Hajime Murakami
元 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59152890A priority Critical patent/JPS60121742A/ja
Publication of JPS60121742A publication Critical patent/JPS60121742A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はレジンモールド品におけるマーキング方法に関
する。
例えば半導体装置のマーキング法については、特開昭5
0−75575号に開示されている。
レジンモールド型の半導体装置においては、その品種1
等級等を示すマークはレジンで形成されるモールド部の
上面に印刷によって表示される。
モールド品1の取出は第1図に示すように、モールド上
・下型2.3からニジ慕りタビン4,5によって突き出
すため、第2図(a) 、 (blに示すように、モー
ルド部60表面には突出痕跡7が窪みとして残る。モー
ルド下型3のニジ立りタピン5は突出効果を高めるため
モールド部6の中心を突き、モールド上型2のニジ五り
タビン4はモールド部6の上面中央部に広いマーキング
領域を必要とすることから2本設けられかつモールド部
6の中央を外れた周辺部を突くようになっている。そし
て、マーキング時にはモールド部の上面中央のマーキン
グ領域に所望のマーク8を印刷表示する。
しかし、このような方法ではモールド部の下面中央には
大きな突出痕跡7が存在するため、モールド部下面には
マークの表示をすることはできにくく、−面にのみしか
マークが表示されていない場合には、プリント基板等の
配線基板に半導体装置を取り付けた実装の際、取り付け
た半導体装置の種別を確認できなくなることもあり不便
である。
たとえば、本出願人は最近第3図で示すようなモールド
部6の上面中央を周辺よりも一段高くした高台部分9を
有する半導体装置10を提供し、この半導体装置10の
実装方法としては、第4図(a)。
(blに示すように、プリント基板11の取付面に半導
体装置10を裏返しにしてモールド部6の高台部分9の
上面を対面させ、フラットや折り返したり−ド12をプ
リント基板110表面の配線層13に半田14を介して
固定している。この場合、モールド部の下面にマークが
表示されていないため、どの品種の半導体装置が取り付
けられているか、取り外さなくては確認できない。
したがって、本発明の目的はモールド品の中央領域にマ
ーキングできるようにモールドし、かつエジェクタビン
の突出痕跡をマークとすることにある。
このような目的を達成するために本発明は、モールド後
のモールド品の取出時に、モールド部の上下面の中央部
を外れた周辺部にエジェクタビンを突き出してモールド
上・下型からモールド品を取り外し、モールド部上下面
の中央にマーキングするものであり、エジェクタピンの
突出痕跡をもマークとするものであって、以下実施例に
より本発明を、具体的に説明する。
第5図は本発明のレジンモールド品におけるマーキング
方法の一実施例、モールド時の取り出し状態を示す断面
図であり、第6図はマーキングされた半導体装置を示す
。まず、タブリード20に半導体素子21を固定し、こ
の半導体素子21の電極とリード22の内端をワイヤ2
3で接続したリードフレーム24をモールド上・下型2
5 、26間;に挾み、型締後モールドする。その後、
型開するとともにモールド上・下W25.26のキャビ
ティ底面からそれぞれエジェクタピン27.28を突出
させてモールド品をモールド上・下型25゜26から取
り出す。この際、両エジェクタビン27゜28はモール
ド部290周辺部を押圧するように、モールド部29の
中央を外れた周辺部に配設され、かつエジェクタビン2
7.28のモールド部29への突出によってモールド部
290表面に生じる突出痕跡をインデックス(指標)と
して用(・るため、同一の側部に配設する(突出痕跡3
0は第6図に示す。)このようにすれば、モールド部2
9の上下面中央部は平坦となることから、これら平坦面
にマーク31を表示する。
このような実施例によればつぎのような効果を奏する。
(1)モールド部の上下面中央部には突出痕跡が存在し
ないことからマーク表示ができる。
このため、半導体装置を裏返しにして用いても常に取り
付けた半導体装置の品種等級を確認できる。
(2)エジェクタビンでモールド部の周辺部を突き上げ
るため、局所部分に大きな力が加わり離型が容易となる
。また、この際、モールド部全体としては圧縮力が加わ
ることになり、モールド部内の半導体素子は引張力より
も圧縮力に対して強度的に優れているため、半導体素子
が損傷を受けることもない。(3)エジェクタピンをモ
ールド部の中央から外れた位置に突き出すため、エジェ
クタピンによるそ−ルド部表面に生じる突出痕跡がイン
デックスとしてのマークとして用いることもできる。(
4)モールド部表面を第3図で示すように2段形状とし
、その高台部分を平坦にしてマーキングすれば、マーキ
ング部分はモールド部表面の高台部分に設けられること
になり、見易い実益もある。
なお、本発明は前記実施例に限定されない。
以上のように、本発明のレジンモールド品におけるマー
キング方法によれば、半導体装置のモールド部の上下両
面に所望のマークを表示することができる。
【図面の簡単な説明】
第1図は従来のモールド方法を示す断面説明図、第2図
(al 、 (blは従来のマーキングされたモールド
品(半導体装置)の平面図および底面図、第3図は本出
願人提案によるレジンモールド型半導体装置の外観図、
第4図(a) 、 (b)は同じくプリント基板への実
施例を示す断面図、第5図は本発明のレジンモールド品
におけるマーキング方法の一実施例を示す断面図、第6
図は本発明の方法によって得られたレジンモールド型半
導体装置の平面図である。 1・・・モールド品、2・・・モールド上型、3・・・
モールド下W、4.5・・・エジェクタビン、6・・・
モールド部、7・・・突出痕跡、8・・・マーク、9・
・・高台部分、lO・・・半導体装置、1工・・・プリ
ント基板、12・・・リード、13・・・配線層、14
・・・半田、20・・・タブリード、21・・・半導体
素子、22・・・リード、23・・・ワイヤ、24・・
・リードフレーム、25・・・モールド上型、26・・
・モールド下型、27.28・・・エジェクタピン、2
9・・・そ−ルド部、3−0・・・突出痕跡、31・・
・マーク。 代理人 弁理士 高 橋 明 失 策 1 図 第 2 図 第 3 図 第 4 図

Claims (1)

    【特許請求の範囲】
  1. 1、 レジンモールド後エジェクタピンによってモール
    ド品をモールド型から突き出すとともにモールド品の表
    面にマークを表示するレジンモールド品におけるマーキ
    ング方法において、モールド型のエジェクタビンをモー
    ルド品の中央領域を外れた周辺部に突出させるとともに
    、エジェクタビンの突出痕跡をインデックスとしてのマ
    ークとすることを特徴とするレジンモールド品における
    マーキング方法。
JP59152890A 1984-07-25 1984-07-25 レジンモ−ルド品におけるマ−キング方法 Pending JPS60121742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59152890A JPS60121742A (ja) 1984-07-25 1984-07-25 レジンモ−ルド品におけるマ−キング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59152890A JPS60121742A (ja) 1984-07-25 1984-07-25 レジンモ−ルド品におけるマ−キング方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP9360578A Division JPS5521126A (en) 1978-08-02 1978-08-02 Marking method in resin mold parts

Publications (1)

Publication Number Publication Date
JPS60121742A true JPS60121742A (ja) 1985-06-29

Family

ID=15550360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59152890A Pending JPS60121742A (ja) 1984-07-25 1984-07-25 レジンモ−ルド品におけるマ−キング方法

Country Status (1)

Country Link
JP (1) JPS60121742A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63290472A (ja) * 1987-05-22 1988-11-28 Olympus Optical Co Ltd 固体撮像装置
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JP2009106173A (ja) * 2007-10-29 2009-05-21 Tanaka Sangyo Kk 空気抜き弁及びそれを備えたプラスチック製バッグ
WO2020263236A1 (en) * 2019-06-25 2020-12-30 Hewlett-Packard Development Company, L.P. Molded structures with channels
US11325125B2 (en) 2017-04-23 2022-05-10 Hewlett-Packard Development Company, L.P. Particle separation
US11780227B2 (en) 2019-06-25 2023-10-10 Hewlett-Packard Development Company, L.P. Molded structures with channels

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5517697A (en) * 1978-07-25 1980-02-07 Maschf Augsburg Nuernberg Ag Internal combustion engine with brake
JPS5749393U (ja) * 1981-01-23 1982-03-19

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5517697A (en) * 1978-07-25 1980-02-07 Maschf Augsburg Nuernberg Ag Internal combustion engine with brake
JPS5749393U (ja) * 1981-01-23 1982-03-19

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63290472A (ja) * 1987-05-22 1988-11-28 Olympus Optical Co Ltd 固体撮像装置
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JP2009106173A (ja) * 2007-10-29 2009-05-21 Tanaka Sangyo Kk 空気抜き弁及びそれを備えたプラスチック製バッグ
US11325125B2 (en) 2017-04-23 2022-05-10 Hewlett-Packard Development Company, L.P. Particle separation
WO2020263236A1 (en) * 2019-06-25 2020-12-30 Hewlett-Packard Development Company, L.P. Molded structures with channels
TWI749609B (zh) * 2019-06-25 2021-12-11 美商惠普發展公司有限責任合夥企業 流體裝置、流體噴射裝置及形成流體晶粒的方法
CN113993708A (zh) * 2019-06-25 2022-01-28 惠普发展公司,有限责任合伙企业 具有通道的模制结构
US11780227B2 (en) 2019-06-25 2023-10-10 Hewlett-Packard Development Company, L.P. Molded structures with channels

Similar Documents

Publication Publication Date Title
JPS60121742A (ja) レジンモ−ルド品におけるマ−キング方法
TW434846B (en) Mold die for semiconductor package
JPS6146049B2 (ja)
JP3773422B2 (ja) キートップ板及びキートップ取付板の製造方法
JP2631808B2 (ja) プリント回路基板とプリント回路基板用転写シートおよびプリント回路基板の製造方法
US20020089041A1 (en) Lead-frame design modification to facilitate removal of resist tape from the lead-frame
JP3039188B2 (ja) 電子部品の製造方法
JPH043772Y2 (ja)
JPH01138724A (ja) 半導体装置のモールド方法および装置
JPH05235069A (ja) プリント基板
JPS63170949A (ja) 半導体装置
KR0134933B1 (ko) 반도체 패키지
JP4086534B2 (ja) メモリーカードとその成形方法
JPS6215827A (ja) 封止金型装置
JPH04147633A (ja) 樹脂封止用金型
JP3107291B2 (ja) 成形用金型装置
CN111642083A (zh) 一种凸包板的制作方法
JPH01268036A (ja) モールド金型
JP3858396B2 (ja) 半導体装置の製造方法
JPH0258243A (ja) 放熱板付半導体装置の製造方法
JPH029944Y2 (ja)
JPH0449017A (ja) 押釦スイツチ用絶縁ケースの製造方法
JP2004195786A (ja) 電子部品の製造方法および電子部品
JPS63162206A (ja) 樹脂成形装置
JPS6414990A (en) Printed circuit board with terminal pin and manufacture thereof