KR0134933B1 - 반도체 패키지 - Google Patents

반도체 패키지

Info

Publication number
KR0134933B1
KR0134933B1 KR1019940025862A KR19940025862A KR0134933B1 KR 0134933 B1 KR0134933 B1 KR 0134933B1 KR 1019940025862 A KR1019940025862 A KR 1019940025862A KR 19940025862 A KR19940025862 A KR 19940025862A KR 0134933 B1 KR0134933 B1 KR 0134933B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
heat sink
compound
protrusions
present
Prior art date
Application number
KR1019940025862A
Other languages
English (en)
Other versions
KR960015865A (ko
Inventor
신원선
도병태
Original Assignee
황인길
아남산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업주식회사 filed Critical 황인길
Priority to KR1019940025862A priority Critical patent/KR0134933B1/ko
Publication of KR960015865A publication Critical patent/KR960015865A/ko
Application granted granted Critical
Publication of KR0134933B1 publication Critical patent/KR0134933B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 방열판을 내장하고 있는 반도체 패키지에 관한 것으로서, 본 발명은 크기가 작은 반도체 패키지에 좌, 우측 2개의 돌출부를 가지는 방열판을 내장시키고, 이 방열판의 돌출부 일면을 컴파운드의 저면 외부로 노출시켜서, 몰딩공정시 하금형의 이젝터 핀이 상기 돌출부 사이의 컴파운드를 밀어주게 하므로써, 기존의 금형틀에서 크기가 작은 반도체 패키지의 몰딩공정을 원할히 수행할 수 있는 반도체 패키지를 제공하고자 한 것이다.

Description

반도체 패키지
제1도는 종래의 반도체 패키지를 나타내는 단면도.
제2도는 종래의 반도체 패키지의 금형들을 나타내는 단면도.
제3도는 본 발명에 따른 반도체 패키지의 일 구현예를 나타내는 단면도.
제4도는 본 발명에 따른 반도체 패키지의 저면도.
제5도는 본 발명에 따른 반도체 패키지의 또다른 구현예를 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 방열판 2,12 : 와이어
3,13 : 반도체 칩 4,14 : 리드
5,15 : 컴파운드 6 ,16 : 접착제
7,17 : 금형틀 8, 18 : 이젝터 핀
19 : 마킹
본 발명은 방열판을 내장하고 있는 반도체 패키지에 관한 것으로서, 특히 크기가 작은 반도체 패키지에 돌출부를 가지는 방열판을 내장하고, 이러한 반도체 패키지를 기존의 몰드 금형에서 몰드공정을 실시 할 수 있는 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지의 반도체 칩은 자체에서 열을 발생하게 되는데, 이러한 반도체 칩의 열 방출을 위한 목적으로 방열판을 내장시킨 반도체 패키지에서는 이 방열판의 상면에 반도체 칩을 직접 부착 고정시키게 된다.
여기서, 방열판을 내장하고 있는 종래의 반도체 패키지를 첨부도면 제1도를 참고하여 살펴보면, 상기 반도체 패키지의 하부에는 방열판(1)이 위치되어 있고, 이 방열판(1)의 상면 중앙에는 와이어(2)에 의해 리드(4)에 연결되는 반도체 칩(3)이 접착제(6)를 매개체로 접착 고정되어 있으며, 이 방열판(1)의 양측단에는 리드(4)의 끝부가 접착제(6)를 매개체로 접착 고정되어 있고, 이러한 각 요소(1, 2, 3, 6)는 컴파운드(5)에 의해 감싸여 있는 구조로 이루어져 있되, 상기 방열판(1)의 저면은 컴파운드(5)의 저면과 수평을 이루면서 노출되어 있다.
여기서, 이러한 반도체 패키지의 몰딩공정은 첨부도면 제2도에 도시한 바와같이 상금형(7A)과 중앙에 이젝터 핀(8)(Ejector pin)이 설치된 하금형(7B)으로 구성되어 있는 금형틀(7)에서 이루어지며, 이때 몰드공정이 완료된 후 상기 하금형(7B)으로부터 반도체 패키지의 분리를 용이하게 하기 위해서 하금형(7B)의 중앙에 설치되어 이젝터 핀(8)이 반도체 패키지의 저면을 밀어주게 된다.
그러나, 몰딩공정시 이러한 작동 즉, 이젝터 핀(8)이 반도체 패키지의 저면을 밀어주는 작동을 방열판(1)이 내장되어 있지 않은 소형 반도체 패키지에는 적용될 수 있으나, 방열판(1)이 저면 외부로 노출되어 있는 소형 반도체 패키지에서는 상기 작동이 부적절하였다.
예컨데, 방열판(1)을 패키지의 저면 외부로 모두 노출시킨 소형 반도체 패키지(크기 및 두께가 작은 반도체 패키지)의 몰딩공정에서 이 소형 반도체 패키지의 방열판(1)을 이젝터 핀(8)이 밀어주게 되면, 상기소형 반도체 패키지의 방열판(1)이나 혹은 반도체 칩(3)에 무리가 가해져서 반도체 패키지의 불량율이 매우 높았다. 따라서 소형 반도체 패키지에 일면을 모두 노출시킨 상태로 방열판(1)을 내장시키기는 매우 힘들었다.
한편, 이와같은 문제점을 보완하기 위해서 방열판(1) 주변의 컴파운드(5)를 이젝터핀(8)으로 밀어주는 방법도 모색되었으나, 이 방법은 이젝터 핀(8)의 위치와 개수를 다시 설정하여야 하므로, 금형틀(7)을 새로이 제작하여야 되는 단점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 크기가 작은 반도체 패키지에 좌, 우측 2개의 돌출부를 가지는 방열판을 내장시키고, 이방열판의 돌출부 일면을 컴파운드의 저면 외부로 노출시켜서, 몰딩공정시 하금형의 이젝터 핀이 상기 돌출부 사이의 컴파운드를 밀어주게 하므로써, 기존의 금형틀에서 크기가 작은 반도체 패키지의 몰딩공정을 원할히 수행할 수 있는 반도체 패키지를 제공함에 그목적이 있는 것이다.
이하, 첨부도면을 참고하여 본 발명을 상세히 설명하면 다음과 같다.
본 발명은 방열판(11)의 중심과 테두리에는 서로 와이어(12)를 통해 접속된 반도체 칩(13)과 리드(14)가 각각 부착되고, 그 위에 컴파운드(15)가 몰딩 성형되어서 이루어진 반도체 패키지에 있어서, 상기 방열판(11)의 양측에서 돌출부(11A)가 형성되어 있되, 이때의 돌출부(11A) 일면은 상기 컴파운드(15)의 저면 외부로 노출되어 있는 것을 특징으로 한다.
미설명부호 6, 16은 접착제이고, 7, 17은 금형틀이며, 8, 18은 하금형(7B, 17B)에 형성되어 있는 이젝터 핀이고, 19(A, B)는 반도체 패키지의 하단과 이젝터 핀(8, 18)의 상단에 형성되어 있는 마킹이다.
이와같은 본 발명은 구성과 효과를 첨부도면 제3도 및 제4도를 참고하여 더욱 상세히 살펴보면, 상면에 반도체 칩(13)이 접착제 (16)로 접착 탑재되어 있는 방열판(11)의 하면 좌, 우측에는 돌출부(11A)가 각각 형성되어 있되, 이러한 돌출부(11A)의 일면은 컴파운드(15)의 저면에 동일면을 이루면서 노출되어 있다.
이때, 상기 방열판(11)의 양측 돌출부(11A) 사이에는 컴파운드(15)가 충전되어 있다.
즉 방열판(11)의 돌출부(11A) 일면은 반도체 패키지의 저면 좌, 우측 일부에 노출되어 있고, 이렇게 노출된 돌출부(11A)의 일면을 제외한 반도체 패키지의 전 저면은 컴파운드(15)로 이루어져 있다.
한편, 이러한 구조로 이루어진 반도체 패키지는 몰딩공정에서 몰딩이 완료된 후, 이 반도체 패키지를 금형틀(17)에서 분리하기 위해서 하금형(17B)에 형성되어 있는 이젝터 핀(18)으로 상기 반도체 패키지의 저면을 밀어주게 되는데, 이때 이젝터 핀(18)은 반도체 패키지의 컴파운드(15) 부분을 밀어주게 되므로, 상기 반도체 패키지는 금형틀(17)로부터 안전하게 분리되는 것이다.
예컨데, 방열판(1)을 내장하고 있는 크기가 작은 반도체 패키지는 몰딩이 완료된후, 이 반도체 패키지를 금형틀(17)로부터 분리하기 위하여 하금형(17B)에 형성되어 있는 이젝터 핀(18)으로 상기 반도체 패키지의 방열판(11)을 직접 밀어주게 되면, 이때의 이젝터 핀(8)의 충격력에 의해 상기 반도체 패키지는 불량륭이 급증하게 되는데, 이를 해소하기 위해 상기 이젝터 핀(18)이 접촉하는 방열판(11)에 컴파운드(15)를 형성시켜서 이젝터 핀(18)의 충격력을 흡수하게 되므로, 크기가 작은 반도체 패키지도 기존의 금형틀(17)에서 간단하게 몰딩작업을 수행할 수 있는 것이다.
또한, 상기 하금형(17B)의 이젝터 핀(18) 상면에 마킹(19A)를 형성시키고, 이 이젝터 핀(18)으로 반도체 패키지의 컴파운드(5) 부분을 밀어주게 되면, 상기 이젝터 핀(18)이 접촉하게 되는 컴파운드(5) 부분에는 마킹(19B)이 새겨지게 된다.
즉, 몰딩공정이 완료된 후, 컴파운드(15)가 완전히 굳기 직전에 마킹(19A)이 새겨진 이젝터 핀(18)으로 컴파운드(15) 부분을 밀어주게 되므로, 반도체 패키지의 저면 중앙부분의 컴파운드(15)에는 원하는 마킹(19B)이 새겨지게 되는 것이다.
또한, 컴파운드(15)의 저면 외부로 노출되어 있는 방열판(11)의 돌출부(11A)에도 마킹(19C)을 새겨 넣을 수 있다.
한편, 첨부도면 제5도는 본 발명에 따른 또다른 일 구현예를 나타내는 도면으로써, 방열판(11)의 돌출부(11A)를 컴파운드(15)의 저면 외부로 노출된 상태에서 돌출된 상태로 제조 할 수 있다.
결국, 본 발명에 따르면, 방열판(11)의 돌출부(11A)는 컴파운드(15)의 저면 외부로 노출되어 있되, 컴파운드(15)의 저면과 동일면을 이루거나 외부로 돌출된 상태로 구성된다.
상술한 바와같이, 본 발명은 크기가 작으면서 방열판을 내장하고 있는 반도체 패키지의 방열판 양측에 돌출부를 형성 시키고, 이 돌출부의 일면을 컴파운드의 저면 외부로 노출시켜서, 몰딩공정시 하금형의 이젝터 핀이 돌출부 사이의 컴파운드 부분을 밀어 주게 하므로써, 기존의 금형틀에서 크기가 작은 반도체 패키지의 몰딩공정을 수행할 수 있는 장점이 있다.

Claims (4)

  1. 방열판(11)의 중심과 테두리에는 서로 와이어(12)를 통해 접속된 반도체 칩(13)과 리드(14)가 각각 부착되고, 그 위에 컴파운드(15)가 몰딩 성형되어서 이루어진 반도체 패키지에 있어서, 상기 방열판(11)의 양측에는 돌출부(11A)가 형성되어 있되, 이때의 돌출부(11A) 일면은 상기 컴파운드(15)의 저면 외부로 노출되어 있는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 방열판(11)의 돌출부(11A)는 컴파운드(15)의 저면과 동일면을 이루거나 저면 외부로 돌출되어 있는 것을 특징으로 하는 반도체 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 방열관(11)의 돌출부(11A) 사이에 위치되어 있는 컴파운드(15)에는 마킹(19B)이 되어 있는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 상기 방열판(11)의 돌출부(11A)에는 마킹(19C)이 되어 있는 것을 특징으로 하는 반도체 패키지.
KR1019940025862A 1994-10-10 1994-10-10 반도체 패키지 KR0134933B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940025862A KR0134933B1 (ko) 1994-10-10 1994-10-10 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940025862A KR0134933B1 (ko) 1994-10-10 1994-10-10 반도체 패키지

Publications (2)

Publication Number Publication Date
KR960015865A KR960015865A (ko) 1996-05-22
KR0134933B1 true KR0134933B1 (ko) 1998-04-20

Family

ID=19394764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940025862A KR0134933B1 (ko) 1994-10-10 1994-10-10 반도체 패키지

Country Status (1)

Country Link
KR (1) KR0134933B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3533363B2 (ja) * 2000-06-16 2004-05-31 新光電気工業株式会社 リードフレーム及び半導体装置

Also Published As

Publication number Publication date
KR960015865A (ko) 1996-05-22

Similar Documents

Publication Publication Date Title
US5381042A (en) Packaged integrated circuit including heat slug having an exposed surface
US7271036B2 (en) Leadframe alteration to direct compound flow into package
US5179039A (en) Method of making a resin encapsulated pin grid array with integral heatsink
JPH0774195A (ja) 樹脂封止型半導体装置の製造方法
JP3014471B2 (ja) 電力集積回路パッケージ、それに用いられるリードフレーム、その中間体、および、電力集積回路パッケージの製造方法
US5233225A (en) Resin encapsulated pin grid array and method of manufacturing the same
KR0134933B1 (ko) 반도체 패키지
JPH10256291A (ja) 熱散逸器を具備する電子装置用プラスチックパッケージの製造方法
US7084003B2 (en) Method for manufacturing semiconductor device packages
KR900001989B1 (ko) 반도체장치
JP3703280B2 (ja) モールド装置
KR0156514B1 (ko) 반도체 패키지 성형용 몰드금형
US8794952B2 (en) Apparatus for molding electronic components
KR100271355B1 (ko) 반도체패키지의 coo마크 형성방법 및 여기에 사용되는몰드금형의 구조
KR100597762B1 (ko) 반도체 패키지
KR0134092Y1 (ko) 반도체 패키지 내장형 방열판
KR200157377Y1 (ko) 방열판이 부착된 반도체 패키지
JPS60138949A (ja) 半導体装置用リ−ドフレ−ム
JPH0378246A (ja) 樹脂封止形半導体装置
KR900001988B1 (ko) 반도체장치에 사용되는 리이드 프레임
KR100687067B1 (ko) 패키지 균열 방지용 더미 리드를 가지는 리드 프레임과그를 이용한 반도체 칩 패키지
KR200284111Y1 (ko) 서브스트레이트 및 이를 이용한 반도체팩키지 성형용 금형
KR20030088883A (ko) 서브스트레이트 및 이를 이용한 반도체팩키지 성형용 금형
JPH039538A (ja) 半導体装置用樹脂封止金型
JP2005260104A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130108

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 17

EXPY Expiration of term