KR0156514B1 - 반도체 패키지 성형용 몰드금형 - Google Patents

반도체 패키지 성형용 몰드금형

Info

Publication number
KR0156514B1
KR0156514B1 KR1019940018498A KR19940018498A KR0156514B1 KR 0156514 B1 KR0156514 B1 KR 0156514B1 KR 1019940018498 A KR1019940018498 A KR 1019940018498A KR 19940018498 A KR19940018498 A KR 19940018498A KR 0156514 B1 KR0156514 B1 KR 0156514B1
Authority
KR
South Korea
Prior art keywords
mold
semiconductor package
heat sink
cavity
outside
Prior art date
Application number
KR1019940018498A
Other languages
English (en)
Other versions
KR960005903A (ko
Inventor
신원선
김리훈
Original Assignee
황인길
아남산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업주식회사 filed Critical 황인길
Priority to KR1019940018498A priority Critical patent/KR0156514B1/ko
Publication of KR960005903A publication Critical patent/KR960005903A/ko
Application granted granted Critical
Publication of KR0156514B1 publication Critical patent/KR0156514B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명은 반도체 패키지 성형용 몰드금형에 관한 것으로, 반도체칩(13)의 회로 동작시 발생되는 열을 외부로 방출하도록 히트싱크(16)가 내장되고, 이러한 히트싱크(16)가 반도체 패키지(12)의 외부로 돌출되도록 성형하는 캐비티(3)가 형성된 상.하금형(2a)(2b)으로 이루어진 몰드금형(1)에 있어서, 상기한 하금형(2b)의 캐비티(3)에 히트싱크(16)의 저면부가 안착될 수 있도록 요홈(4) 또는 구멍(5)을 선택적으로 형성하여서 된 것이다.

Description

반도체 패키지 성형용 몰드금형
제1도는 본 발명에 따른 몰드 성형시 적용되는 몰드금형에 반도체 패키지를 성형하기 위해 반도체칩과 리드프레임 및 히트싱크를 안치한 상태를 나타낸 단면도.
제2도는 본 발명에 따른 몰드금형의 하금형 캐비티에 요홈이 형성된 상태을 나타낸 단면도.
제3도는 본 발명의 실시예에 따른 몰드금형의 하금형 캐비티에 구멍이 형성된 상태를 나타낸 단면도.
제4도는 본 발명의 다른 실시예에 따른 몰드금형의 상금형 캐비티에 요홈이 형성된 상태를 나타낸 단면도.
제5도는 본 발명에 따른 몰드금형에서 몰드물이 성형된 반도체 패키지의 구조를 나타낸 단면도.
제6도는 일반적인 반도체 패키지의 몰드금형 장치를 나타낸 구조도.
제7도는 일반적인 반도체 패키지의 몰드 하금형의 평면도.
제8도는 종래의 반도체 패키지의 몰드금형을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 몰드금형 2a : 상금형
2b : 하금형 3 : 캐비티
4 : 요홈 5 : 구멍
16 : 히트싱크 16a : 돌출부
본 발명은 반도체 패키지 성형용 몰드금형에 관한 것으로, 더욱 상세하게는 반도체 패키지에 내장되어 반도체칩의 회로 동작시 발생되는 열을 효과적으로 외부로 방출할 수 있도록 된 히트싱크가 반도체 패키지의 저면 외부로 돌출되도록 몰드 할 수 있는 몰드금형에 관한 것이다.
일반적으로 반도체 패키지를 성형시키기 위한 몰드금형은, 하금형의 베이스(Base)상에 다수개의 캐비티(Cavity)를 갖는 체이스(Chase)가 설치되고, 중앙에는 센터블럭(Center Block)에 포트(Port)를 구비하며, 상부에는 하금형과 대응되는 상금형을 구비시켜서 된 몰드금형장치를 이용하여 반도체 패키지를 성형하였다.
이와같이 성형되는 반도체 패키지에는 반도체칩의 회로 동작시 발생되는 열을 외부로 방출시키기 위하여 히트싱크가 내장되도록 몰드금형을 이용하여 금형의 형상에 따라 컴파운드재로 성형하였던 바, 종래에는 첨부된 도면 제8도에서와 같이 하금형(2b)과 상금형(2a)에 구비된 각각의 체이스(9)에 반도체칩과 리드프레임 및 히트싱크를 위치시켜 컴파운드재로 성형하게 되는데, 하금형(2b)의 캐비티(3)에 안치되는 히트싱크의 하부면 단부가 하금형(2b)의 캐비티(3) 바닥면에 접촉된 상태에서 금형장치의 램(11;Ram)의 작동에 따라 융용된 컴파운드재가 포트(10)를 통해 캐비티(3)내로 유입되어 성형됨으로써, 성형된 반도체 패키지의 저면으로 히트싱크의 저면이 노출되도록 성형되는 것이다.
그러나, 이러한 반도체 패키지는 반도체칩의 회로동작시 발생되는 열을 외부로 방출하는 히트싱크가 반도체 패키지의 저면으로 노출됨으로써, 그 노출되는 면적이 적어 열방출의 효율이 떨어짐으로서, 기능저하 및 신뢰성이 저하되는 등의 문제점이 있었다.
따라서, 이러한 문제점을 해결하도록 상기한 히트싱크가 반도체 패키지의 외부로 노출되는 면적을 극대화하여 열 방출의 효과를 극대화시킨 반도체 패키지의 저면으로 히트싱크를 돌출시킨 반도체 패키지가 일본국 특개평5-114669호에 의해 개시되어 있다.
그러나, 이와같이 반도체 패키지의 저면으로 히트싱크가 돌출되도록 성형하기 위한 몰드금형은, 상기한 히트싱크가 끼워질 수 있는 홈이 형성된 별도의 치구(治具)를 하금형의 캐비티 내에 설치하여 반도체 패키지를 성형함으로써, 단가가 상승되고, 제조공정이 복잡해지는 등의 단점이 내포되어 있었다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 발명된 것으로써, 반도체칩의 회로 동작시 발생되는 열을 외부로 방출하도록 된 히트싱크를 반도체 패키지의 외부로 돌출되도록 성형하기 위해 몰드금형의 캐비티 내에 요홈 및 구멍을 형성하여 반도체 패키지를 성형함으로써, 간단하게 반도체 패키지의 외부로 상기한 히트싱크를 부분 돌출되도록 하여 열 방출 효과를 높여 신뢰성을 향상시킬 수 있도록 된 반도체 패키지 성형용 몰드금형을 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명의 구성은, 반도체칩의 회로 동작시 발생되는 열을 외부로 방출하도록 히트싱크가 내장되고, 이러한 히트싱크가 반도체 패키지의 외부로 돌출되는 반도체 패키지를 성형하도록 캐비티가 형성되어 있는 상.하금형으로 이루어지는 몰드금형에 있어서, 상기한 히트싱크가 위치되는 상금형 또는 하금형의 캐비티에 상기 히트싱크의 저면부가 안착될 수 있도록 요홈 또는 구멍을 더 형성하여서 된 것이다.
이하, 본 발명을 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제1도는 본 발명에 따른 몰드 성형시 적용되는 몰드금형에 반도체 패키지를 성형하기 위해 반도체칩과 리드프레임 및 히트싱크를 안치한 상태의 구조도로써, 히트싱크(16)의 상부 중앙부에는 반도체칩(13)이 위치되고, 외측으로는 리드프레임(14)이 부착되어 있다. 상기한 반도체칩(13)과 리드프레임(14)은 와이어(16)로 본딩되어 신호를 전달하도록 되어 있다. 또한, 상기한 히트싱크(16)는 반도체 패키지(12)의 성형 후, 상기한 반도체 패키지(12)의 저면으로 돌출되도록 하단부에 단차진 형상의 돌출부(16a)가 형성되어 있고, 이러한 히트싱크(16)가 안치되도록 하금형(2b)의 캐비티(3)에 요홈(4)이 형성되어 있으며, 상기한 하금형(2b)의 상부에는 상금형(2a)이 위치되어 있다.
제2도는 하금형(2b)과 상금형(2a)으로 이루어 지는 몰드금형(1)에 상기한 히트싱크(16)의 하부가 안착될 수 있는 요홈(4)을 상기한 하금형(2b)의 캐비티(3)에 형성한 것이다.
제3도는 본 발명의 실시예로써, 상기한 하금형(2b)의 캐비티(3)에 요홈(4)을 형성하지 않고, 구멍(5)을 형성한 것이다.
제4도는 본 발명의 다른 실시예로써, 상기한 요홈(4)을 상금형(2a)의 캐비티(3)에 형성한 것이다.
제5도는 본 발명의 몰드금형에서 성형된 반도체 패키지의 구조를 나타낸 다면도로써, 히트싱크(16)이 상면 중앙부에 있는 반도체칩(13)이 히트싱크(16)의 상면 외측으로 구비된 리드프레임(14)에 와이어(15)로 본딩하고, 상기한 히트싱크(16)의 하부는 컴파운드재로 성형된 반도체 패키지(12)의 저면으로 돌출되어 있다.
제6도는 일반적인 몰드금형의 금형장치를 나타낸 것으로써, 상.하금형(2a)(2b)의 베이스(B)에 다수개의 상.하체이스(9)가 구비되고, 상기 상.하체이스(9)에는 캐비티(3)를 서로 대향 형성되게 하며 상.하금형(2a)(2b)의 중앙부에는 센터블럭(7)과 이 센터블럭(7)의 중앙에 포트(10)를 형성하되, 포트(10)에는 컴파운드재를 캐비티(3)로 공급시키는 램(11)을 구비하여서 된 것이다.
제7도는 일반적인 몰드금형의 하금형을 나타낸 것으로써, 베이스(B)의 상부 중앙 길이방향으로 다수의 런너(8)가 형성된 센터블럭(7) 양측으로 다수개의 체이스(9)가 구비되고, 이 체이스(9)에는 각각 캐비티(3)를 형성하며, 상기한 센터블럭(7)의 중앙에는 포트(10)를 구비하여서 된 것이다.
이와같이 구성된 본 발명의 작용 및 효과를 첨부된 도면에 의하여 상세하게 설명하면 다음과 같다.
제1도에서와 같이 반도체칩(13)이 리드프레임(14)의 각 리드와 와이어(15)로 본딩되고, 반도체칩(13)은 하단부에 돌출부(16a)가 형성된 히트싱크(16)의 상부에 안치된 상태로 하금형(2b)의 캐비티(3)내에 안착시킨다. (2)이때, 상기한 히트싱크(16)의 돌출부(16a)가 하금형(2b)의 캐비티(3)에 형성된 요홈(4) 또는 구멍(5)에 끼워지도록 안착된다.
이와같이 안착된 히트싱크(16)의 돌출부(16a)는 반도체 패키지(12)의 성형 후, 상기한 반도체 패키지(12)의 저면으로 돌출되는 것으로, 이를 좀 더 상세하게 설명하면, 하금형(2b)의 캐비티(3)에 형성된 요홈(4) 또는 구멍(5)에 히트싱크(16)의 돌출부(16a)가 안착되고, 상기한 하금형(2b)과 상금형(2a)이 클램핑된 상태에서 램(11)의 작동에 의해 융용된 컴파운드재가 포트(10)를 통해 센터블럭(7)의 런너(8)를 거쳐 캐비티(3)내로 공급되면, 융용된 컴파운드재가 상.하금형(2a)(2b)의 캐비티(3)에 채워진 상태에서 소정형상의 반도체 패키지(12)가 성형되는데, 이때 히트싱크(16)의 돌출부(16a)는 상기한 요홈(4) 또는 구멍(5)에 삽입되도록 안착되어 있음으로써, 이 부분으로는 컴파운드재가 유입되지 못하여 반도체 패키지(12)의 저면으로 상기한 히트싱크(16)의 돌출부(16a)가 일정높이(H)로 돌출되도록 성형된다.
이러한 몰드금형(1)의 다른 실시예에 있어서는, 도시된 도면 제4도와 같이 상금형(2a)의 캐비티(3)에 요홈(4)을 형성하여 반도체 패키지(12)를 성형하면, 히트싱크(16)가 반도체칩(13)의 상부에 구비되는 인버터(Inverter ; 역으로 몰딩된 반도체 패키지)형의 반도체 패키지를 성형할 수 있다.
상기한 바와같이 본 발명은, 반도체 패키지에 히트싱크를 외부로 돌출시키기 위해 몰드금형의 캐비티내에 요홈 또는 구멍을 형성하여 컴파운드재로 성형되는 반도체 패키지의 외부로 히트싱크가 부분 돌출되어 외부로 노출되도록 함으로써, 열방출을 높일 수 있는 반도체 패키지를 용이하게 성형시킬 수 있도록 한 효과가 있다.

Claims (3)

  1. 반도체칩(13)의 회로 동작시 발생되는 열을 외부로 방출하도록 히트싱크(16)가 내장되고, 이러한 히트싱크(16)가 반도체 패키지(12)의 외부로 돌출되도록 성형하는 캐비티(3)가 형성되어 있는 상.하금형(2a)(2b)으로 이루어지는 몰드금형(1)에 있어서, 상기한 히트싱크(16)가 위치되는 하금형(2b)의 캐비티(3)에 상기 히트싱크(16)의 저면부가 안착될 수 있도록 요홈(4)을 더 형성하여서 된 것을 특징으로 하는 반도체 패키지 성형용 몰드금형.
  2. 제1항에 있어서, 상기한 히트싱크(16)가 위치되는 하금형(2b)의 캐비티(3)에 상기 히트싱크(16)의 저면부가 안착될 수 있도록 구멍(4)을더 형성하여서 된 것을 특징으로 하는 반도체 패키지 성형용 몰드금형.
  3. 제1항 또는 제2항에 있어서, 상기한 요홈(4) 또는 구멍(5)을 상금형(2a)의 캐비티(3)에 형성하여서 된 것을 특징으로 하는 반도체 패키지 성형용 몰드금형.
KR1019940018498A 1994-07-28 1994-07-28 반도체 패키지 성형용 몰드금형 KR0156514B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940018498A KR0156514B1 (ko) 1994-07-28 1994-07-28 반도체 패키지 성형용 몰드금형

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940018498A KR0156514B1 (ko) 1994-07-28 1994-07-28 반도체 패키지 성형용 몰드금형

Publications (2)

Publication Number Publication Date
KR960005903A KR960005903A (ko) 1996-02-23
KR0156514B1 true KR0156514B1 (ko) 1998-10-15

Family

ID=19389190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940018498A KR0156514B1 (ko) 1994-07-28 1994-07-28 반도체 패키지 성형용 몰드금형

Country Status (1)

Country Link
KR (1) KR0156514B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652405B1 (ko) * 2005-03-28 2006-12-01 삼성전자주식회사 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832082B1 (ko) * 2008-04-21 2008-05-27 김남국 2단 절곡식 리드 절곡금형

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652405B1 (ko) * 2005-03-28 2006-12-01 삼성전자주식회사 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법
US7504736B2 (en) 2005-03-28 2009-03-17 Samsung Electronics Co., Ltd. Semiconductor packaging mold and method of manufacturing semiconductor package using the same

Also Published As

Publication number Publication date
KR960005903A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
US5935502A (en) Method for manufacturing plastic package for electronic device having a fully insulated dissipator
KR0156514B1 (ko) 반도체 패키지 성형용 몰드금형
US5447888A (en) Process of ejecting an encapsulated semiconductor device from a mold by directly contacting exterior leads with ejector pins
US7084003B2 (en) Method for manufacturing semiconductor device packages
JP3672209B2 (ja) 可動キャビティ方式によるモールド成形金型
KR100657159B1 (ko) 반도체 패키지 제조용 몰드 구조
JPS6240433Y2 (ko)
JPH1044180A (ja) トランスファ樹脂封止方法及びそれに用いる樹脂封止 金型装置
KR0134933B1 (ko) 반도체 패키지
JP3185354B2 (ja) 半導体装置の製造方法及び半導体装置の樹脂封止装置
KR200145718Y1 (ko) 반도체패키지용 패키지 몰드금형의 회로위치설정부 구조
KR0133386Y1 (ko) 반도체 패키지
KR100546840B1 (ko) 반도체 패키지 성형 몰드의 센터블럭
JPH087632Y2 (ja) 半導体装置用樹脂封止金型
KR980007939A (ko) 방열판이 부착된 bga패키지의 몰딩방법
KR100418512B1 (ko) 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법
KR200276088Y1 (ko) 반도체패키지의반도체칩탑재판구조
KR100518911B1 (ko) 몰딩금형의게이트구조
KR930003659Y1 (ko) 플래쉬 방지용 캐비티 블록을 갖는 패케이지 성형 금형
JPH0550132B2 (ko)
JPH06244312A (ja) 半導体装置及びその製造方法
KR100251865B1 (ko) 반도체 패키지 제조용 몰드금형
KR0132219Y1 (ko) 리드프레임
JPS6233748B2 (ko)
KR19990041981U (ko) 반도체 몰딩금형용 하부체이스의 리드프레임 안착구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee