JPS60119759A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60119759A JPS60119759A JP22800383A JP22800383A JPS60119759A JP S60119759 A JPS60119759 A JP S60119759A JP 22800383 A JP22800383 A JP 22800383A JP 22800383 A JP22800383 A JP 22800383A JP S60119759 A JPS60119759 A JP S60119759A
- Authority
- JP
- Japan
- Prior art keywords
- copper base
- base plate
- case
- resin
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、電力用に使用する注形樹脂封止形半導体装
置に関するものである。
置に関するものである。
従来、樹脂封止形半導体素子は大量生産が可能で経済的
に有利であるため極めて広く用いられている。中でも、
金属ヘース板上に半導体素子を蝋付し、金属ベース板上
の囲りにケースをとりつけ、樹脂を注入する注形樹脂封
止形のサイリスク、ダイオード、トランジスタ等のモジ
ュールやディスクリート等の半導体装置は生産工程が簡
単で材料。
に有利であるため極めて広く用いられている。中でも、
金属ヘース板上に半導体素子を蝋付し、金属ベース板上
の囲りにケースをとりつけ、樹脂を注入する注形樹脂封
止形のサイリスク、ダイオード、トランジスタ等のモジ
ュールやディスクリート等の半導体装置は生産工程が簡
単で材料。
設備も安価なため、多数用いられている。
第１図は従来の注形樹脂封止形半導体装置の一例を示し
、この装置は次のようにして製造される。
、この装置は次のようにして製造される。
即ち、銅ベース板１上に半田２′を介してセラミック基
板（絶縁基板）３をのせ、該セラミック基板３の上に半
田４及びゲート端子５、更に半田６゛によりアノード端
子７、半田８及び半導体チップ９、さらに半田１０及び
カソード端子１１を各々積み重ね、これらを熱根上にの
せて、各部品間の半田付けを行う。次に、上記半導体チ
ップ９のゲート部よりゲート端子５へ、上記半導体チッ
プ９のカソード部よりカソード端子１１へ゛１ルミニウ
ム線１２を超音波ワイヤボンディングする。次に、樹脂
ケース１３の上記銅ベース板ｌと接する周辺部に接着剤
１４を塗布した後、上記銅ベース板１へ押しつけ、ベー
キングして固着せしめ、上記樹脂ケース１３中にシリコ
ンゲル１５を注入し、つづいてエポキシ樹脂１６を注入
する。
板（絶縁基板）３をのせ、該セラミック基板３の上に半
田４及びゲート端子５、更に半田６゛によりアノード端
子７、半田８及び半導体チップ９、さらに半田１０及び
カソード端子１１を各々積み重ね、これらを熱根上にの
せて、各部品間の半田付けを行う。次に、上記半導体チ
ップ９のゲート部よりゲート端子５へ、上記半導体チッ
プ９のカソード部よりカソード端子１１へ゛１ルミニウ
ム線１２を超音波ワイヤボンディングする。次に、樹脂
ケース１３の上記銅ベース板ｌと接する周辺部に接着剤
１４を塗布した後、上記銅ベース板１へ押しつけ、ベー
キングして固着せしめ、上記樹脂ケース１３中にシリコ
ンゲル１５を注入し、つづいてエポキシ樹脂１６を注入
する。
第２図は、従来の注形樹脂封止形半導体装置の他の例を
示し、これは上記銅ベース板１の周辺を取り囲む樹脂ケ
ース１７を上記と同様に接着剤１４で固着したものであ
る。
示し、これは上記銅ベース板１の周辺を取り囲む樹脂ケ
ース１７を上記と同様に接着剤１４で固着したものであ
る。
しかるに、従来の半導体装置は、以上のように構成され
ているので、上記銅ベース板１と上記樹脂ケース１３．
１７とを精度よく固定することが困難であり、また上記
銅ベース板１と上記樹脂ケース１３．１７との間に間隙
が生じ、この間隙から上記シリコンゲル１５が漏れるこ
と及び作業性が悪い等の欠点があった。
ているので、上記銅ベース板１と上記樹脂ケース１３．
１７とを精度よく固定することが困難であり、また上記
銅ベース板１と上記樹脂ケース１３．１７との間に間隙
が生じ、この間隙から上記シリコンゲル１５が漏れるこ
と及び作業性が悪い等の欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、注形樹脂封止形半導体装置におい
て、上記銅ベース板と上記樹脂ケースとの接合部に凸部
、凹部を設け、あるいはさらに両部間を接着剤で固着す
ることにより、樹脂ケースと銅ベース板とを位置精度よ
く固着でき、かつ間隙からシリコンゲルが漏れることも
ない半導体装置を提供することを目的としている。
めになされたもので、注形樹脂封止形半導体装置におい
て、上記銅ベース板と上記樹脂ケースとの接合部に凸部
、凹部を設け、あるいはさらに両部間を接着剤で固着す
ることにより、樹脂ケースと銅ベース板とを位置精度よ
く固着でき、かつ間隙からシリコンゲルが漏れることも
ない半導体装置を提供することを目的としている。
以下、この発明の一実施例を図について説明する。
第３図は本発明の一実施例を示し、図において、１８は
銅ベース板、２，４，６，８．１０は半田、３はセラミ
ック基板（絶縁基板）、９は半導体チップ、５はゲート
端子、７はアノード端子、１１はカソード端子、１４は
接着剤、１２はアルミニウム線、１９は銅ベース板１８
の凸部、２１は樹脂ケース、２０は樹脂ケース２１の凹
部、１５はシリコンゲル、１６はエポキシ樹脂である。
銅ベース板、２，４，６，８．１０は半田、３はセラミ
ック基板（絶縁基板）、９は半導体チップ、５はゲート
端子、７はアノード端子、１１はカソード端子、１４は
接着剤、１２はアルミニウム線、１９は銅ベース板１８
の凸部、２１は樹脂ケース、２０は樹脂ケース２１の凹
部、１５はシリコンゲル、１６はエポキシ樹脂である。
この装置は次の様にして製造される。即ち、銅ベース板
１８上に半田２′を介してセラミック基板（絶縁基板）
３をのせ、該セラミック基板３の上に半田４及びゲート
端子５、更に半田６”によりアノード端子７、半田８及
び半導体装ノブ９、さらに半田１０及びカソード端子１
１を各々積み重ね、これらを熱板上にのせ°で、各部品
間の半１１１付けを行う。次に、上記半導体チ・ノブ９
のゲート部よりゲート端子５へ、上記半導体チップ９の
カソード部よりカソード端子１１ヘアルミニウム線１２
を超音波ワイヤポンディングする。次に樹脂ケース２１
の上記銅ベース板１８の凸部１９と接する凹部２０の周
辺部に接着剤１４を塗布した後、上記銅ベース板１８へ
上記樹脂ケース２１を押しつけ、ヘーキングして固着し
、上記樹脂ケース２１中にシリコンゲル１５を注入し、
さらにエポキシ樹脂１６を注入する。
１８上に半田２′を介してセラミック基板（絶縁基板）
３をのせ、該セラミック基板３の上に半田４及びゲート
端子５、更に半田６”によりアノード端子７、半田８及
び半導体装ノブ９、さらに半田１０及びカソード端子１
１を各々積み重ね、これらを熱板上にのせ°で、各部品
間の半１１１付けを行う。次に、上記半導体チ・ノブ９
のゲート部よりゲート端子５へ、上記半導体チップ９の
カソード部よりカソード端子１１ヘアルミニウム線１２
を超音波ワイヤポンディングする。次に樹脂ケース２１
の上記銅ベース板１８の凸部１９と接する凹部２０の周
辺部に接着剤１４を塗布した後、上記銅ベース板１８へ
上記樹脂ケース２１を押しつけ、ヘーキングして固着し
、上記樹脂ケース２１中にシリコンゲル１５を注入し、
さらにエポキシ樹脂１６を注入する。
このように本実施例装置では、上記銅ベース板１８に上
記凸部１９を、上記樹脂ケース２１に上記凹部２０を設
け、上記銅ベース板１８へ上記樹脂ケース２１を押しつ
けるようにしているので、完全に上記凸部１９及び上記
凹部２０で上記銅ベース板１８と上記樹脂ケース２１の
位置決めができ、作業性が良く、非雷に有効である。又
、位置決めが完全にできることによっ゛ζ寸法精度が高
く、上記銅ベース板１８と上記樹脂ケース２１間の間隙
がなくなり、シリコンゲル１５が漏れることもなく、品
質の高い半導体装置を得ることができる。
記凸部１９を、上記樹脂ケース２１に上記凹部２０を設
け、上記銅ベース板１８へ上記樹脂ケース２１を押しつ
けるようにしているので、完全に上記凸部１９及び上記
凹部２０で上記銅ベース板１８と上記樹脂ケース２１の
位置決めができ、作業性が良く、非雷に有効である。又
、位置決めが完全にできることによっ゛ζ寸法精度が高
く、上記銅ベース板１８と上記樹脂ケース２１間の間隙
がなくなり、シリコンゲル１５が漏れることもなく、品
質の高い半導体装置を得ることができる。
第４図は本発明の他の実施例を示し、これは銅ベース板
２２に凹部２３を、樹脂ケース２４に凸部２５を設け、
接着剤１４で両者を固着したものである。この装置も上
記実施例と同様の効果を有することは明らかである。
２２に凹部２３を、樹脂ケース２４に凸部２５を設け、
接着剤１４で両者を固着したものである。この装置も上
記実施例と同様の効果を有することは明らかである。
なお、上記両実施例ではサイリスクデバイスについて説
明したが、同様の効果はダイオード、トランジスタ、Ｍ
Ｏ３形ＦＥＴ等のモジュール品やディスクリート品でも
得られることは明らかである。
明したが、同様の効果はダイオード、トランジスタ、Ｍ
Ｏ３形ＦＥＴ等のモジュール品やディスクリート品でも
得られることは明らかである。
以上のように、この発明に係る半導体装置によれば、銅
ベース板と樹脂ケースとの接合部に相対向する凹部、凸
部を設け、あるいはさらに両者間を接着剤で固着するよ
うにしたので、銅ベース板と樹脂ケースの位置決めが確
実にでき、寸法精度が高く、これにより樹脂ケース内に
注入されるシリコンゲル及びエポキシ樹脂が漏れること
もなく、品質の高い半導体装置が得られる効果がある。
ベース板と樹脂ケースとの接合部に相対向する凹部、凸
部を設け、あるいはさらに両者間を接着剤で固着するよ
うにしたので、銅ベース板と樹脂ケースの位置決めが確
実にでき、寸法精度が高く、これにより樹脂ケース内に
注入されるシリコンゲル及びエポキシ樹脂が漏れること
もなく、品質の高い半導体装置が得られる効果がある。
第１図は従来の注形樹脂封止形半導体装置の断面図、第
２図は従来の他の注形樹脂封止形半導体装置の断面図、
第３図は本発明の一実施例による注形樹脂封止形半導体
装置の断面図、第４図は零発゛明の他の実施例による注
形樹脂封止形半導体装置の断面図である。 図におい°ζ、３はセラミック基板（絶縁基板）、５は
ゲート端子、７はアノード端子、９は半導体チップ、１
１はカソード端子、１４は接着剤、１５ばシリコンゲル
、１６はエポキシ樹脂、１８は銅ベース板、１９は銅ベ
ース板１８の凸部、２１は樹脂ケース、２０は樹脂ケー
ス２１の凹部、２２は銅ベース板、２３は銅ベース板２
２の凹部、２４は樹脂ケース、２５は樹脂ケース２４の
凸部である。 なお図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図
２図は従来の他の注形樹脂封止形半導体装置の断面図、
第３図は本発明の一実施例による注形樹脂封止形半導体
装置の断面図、第４図は零発゛明の他の実施例による注
形樹脂封止形半導体装置の断面図である。 図におい°ζ、３はセラミック基板（絶縁基板）、５は
ゲート端子、７はアノード端子、９は半導体チップ、１
１はカソード端子、１４は接着剤、１５ばシリコンゲル
、１６はエポキシ樹脂、１８は銅ベース板、１９は銅ベ
ース板１８の凸部、２１は樹脂ケース、２０は樹脂ケー
ス２１の凹部、２２は銅ベース板、２３は銅ベース板２
２の凹部、２４は樹脂ケース、２５は樹脂ケース２４の
凸部である。 なお図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図
Claims (1)
- （１）銅ベース板と、該銅ベース板上に形成された絶縁
層又は絶縁基板と、該絶縁層又は絶縁基板上に形成され
た半導体チップ及び複数個の電極端子とを備え、これら
を注形樹脂封止してなる半導体装置におい°ζ、上記銅
ベース板の側面と該銅ベース板の側面と接する樹脂ケー
スの内壁面の各々に相対向する凸部及び凹部を設けたこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22800383A JPS60119759A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22800383A JPS60119759A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60119759A true JPS60119759A (ja) | 1985-06-27 |
Family
ID=16869650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22800383A Pending JPS60119759A (ja) | 1983-11-30 | 1983-11-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60119759A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0608051A2 (en) * | 1993-01-13 | 1994-07-27 | Fuji Electric Co. Ltd. | Resin-sealed semiconductor device |
| CN106298689A (zh) * | 2015-05-28 | 2017-01-04 | 台达电子企业管理（上海）有限公司 | 封装结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49124560A (ja) * | 1973-04-02 | 1974-11-28 |
-
1983
- 1983-11-30 JP JP22800383A patent/JPS60119759A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49124560A (ja) * | 1973-04-02 | 1974-11-28 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0608051A2 (en) * | 1993-01-13 | 1994-07-27 | Fuji Electric Co. Ltd. | Resin-sealed semiconductor device |
| EP0608051A3 (en) * | 1993-01-13 | 1994-09-21 | Fuji Electric Co Ltd | Resin-sealed semiconductor device. |
| US5606200A (en) * | 1993-01-13 | 1997-02-25 | Fuji Electric Co., Ltd. | Resin sealed semiconductor device with improved structural integrity |
| CN106298689A (zh) * | 2015-05-28 | 2017-01-04 | 台达电子企业管理（上海）有限公司 | 封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4957882A (en) | Method for manufacturing semiconductor device | |
| KR930020649A (ko) | 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법 | |
| JPH0653390A (ja) | 半導体装置及びその製造方法 | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| KR100428271B1 (ko) | 집적회로패키지와그제조방법 | |
| KR930004247B1 (ko) | 수지밀봉형 반도체장치 | |
| JPH0831988A (ja) | テープキャリアパッケージの封止構造 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| JPH09232341A (ja) | 半導体装置 | |
| JPH09283660A (ja) | 半導体装置 | |
| JPS60119759A (ja) | 半導体装置 | |
| JPH08236560A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0487354A (ja) | 半導体装置 | |
| JPH02266557A (ja) | 半導体装置 | |
| JP2003007933A (ja) | 樹脂封止型半導体装置 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPH05315540A (ja) | 半導体装置 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPH05275570A (ja) | 半導体装置 | |
| JPH03283552A (ja) | 混成集積回路基板 | |
| JP2000304638A (ja) | センサチップの接合構造 | |
| JPH0379044A (ja) | 半導体素子の樹脂封止方法 | |
| JPS6112682Y2 (ja) | ||
| JPH11260963A (ja) | 半導体装置及びその製造方法 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 |