JPS60117630A - プラズマ処理装置 - Google Patents

プラズマ処理装置

Info

Publication number
JPS60117630A
JPS60117630A JP22564983A JP22564983A JPS60117630A JP S60117630 A JPS60117630 A JP S60117630A JP 22564983 A JP22564983 A JP 22564983A JP 22564983 A JP22564983 A JP 22564983A JP S60117630 A JPS60117630 A JP S60117630A
Authority
JP
Japan
Prior art keywords
ring
plasma
flange
electrode
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22564983A
Other languages
English (en)
Inventor
Eiichi Hoshino
栄一 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22564983A priority Critical patent/JPS60117630A/ja
Publication of JPS60117630A publication Critical patent/JPS60117630A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明はプラズマ処理装置、詳しくはプラズマを用いる
ドライエンチング装置における密封用0リングの配置と
対向電極の構成の改良に関する。
(2)技術の背景 プラズマを発生させ反応ガスを用いてなすドライエツチ
ングは、半導体装積回路のパターンの微細化に有効な技
術として多用される傾向にあり、それに対応してドライ
エツチング用のチャンバにも改良が加えられ、小量のロ
ード・ロック方式の平行平板型ドライエツチング装置が
開発された。
第1図にはかかるエツチング装置が断面図で示され、同
図において、1は真空チャンバ、1aは排気口、2はゲ
ートバルブの機能をも兼ねる対向電極、3ば試料台、4
はウェハの如き試料、5はフランジ、6はフランジ5の
溝に嵌合された密封用の0リング、7は例えばテフロン
で作ったリング状の試料抑え治具、8ば治具7のための
ばねをンJりず。なお対向電極2を矢印方li+J &
こ実線と点線で示す位置に往復運動させるための移動機
構、チャンバ1の排気機構は公知のものであるのでそれ
の説明は省略する。
チャンバ1ば常時0.05Torr程度の真空に保たれ
、操作に際しては対向電極2を第2図fa)に模式的に
示される位置に移し、対向電極2の面を0リング6と接
触させる。なお第2図falにおいて、符号3aば試料
台3に設けた電極を模式的に示しかつ、同図以下におい
て第1図に示した部分と同じ部分は同一符号を付して表
示する。ここで試料台3を左に倒し、試料4を装着する
。なおこのとき試料台3ば大気雰囲気中にある。次いで
試料台3を第2図+a)に示す位置に起し戻す。このと
き、試料台3と対向電極2との間の小容量の部分が人気
雰囲気にある。次いで対向電極を模式的な第2図(bl
に示す位置まで移動し、チャンバ1内をQ、4 Tor
r程度のエツチングに適した真空度になるよう排気し、
プラズマを発生させる。プラズマの存在する部分は第2
図fblに斜線を付して表示する。このように小容量部
分のみを真空にひ&Jば足りることから、装置は小量ロ
ード・ロック方式と呼称され、所望の真空度を得るに要
する時間が短縮されるので作業性に優れる特徴がある。
(3)従来技術と問題点 プラズマを発生し、例えば四塩化炭素(Cα4)と酸素
(02)の混合ガスを反応ガスとして用いるドライエツ
チングにおいて、0リング6の劣化が認められ、0リン
グは通常の使用状態において一定期間をおいて交換しな
ければならなかった。
0リングの劣化について本願発明者が調査した結果によ
ると、反応ガスとプラズマの衝撃が劣化の原因であるこ
とが判明した。当初は反応ガスのみの影響によるものと
判断して0リングをシリコーンで作ったものを使用した
が、それでも通常の場合2B間に1度は交換しなければ
ならなかった。
そこで、0リングは第2図(blに示される如くプラズ
マの発生面と同じ面にあるために、ずなわbOリングが
プラズマに常時さらされているために、プラズマの衝撃
によってOリングが劣化するものと判断した。
0リング6の劣化に加えて、従来の装置においては、0
リング6と対向電極2の接触についても問題があった。
第2図(alに示す状態において、対向電極2が0リン
グ6の全接触面と均一な接触を保たないとチャンバ1の
真空度が低下する。ところが実際の操作において、対向
電極2が0リング6とそのように均等な力で接触する状
態を作り出すことは難しく、そのためにはかなりの熟練
と時間を要する問題もあった。
(4)発明の目的 本発明は上記従来の問題に鑑み、小量ロード・ロック方
式の平行平板型ドライエツチング装置において、密封用
の0リングの劣化が防止された装置を提供することを目
的とする。
(5)発明の構成 そしてこの目的は本発明によれば、電極面が移動して処
理室内のシール材に接触することによりゲーI・バルブ
を兼ねる第1の電極と、前記処理室の内壁から突出した
試料台と、前記試料台に配置された第2の電極とを備え
、前記シール材を前記試料台の側壁に配置し、且つ前記
f81の電極を前記シール材と接触するときに前記側壁
を覆うようにカップ状に形成したことを特徴とするプラ
ズマ処理装置を提供することによって達成される。
(6)発明の実施例 以下本発明実施例を図面によって詳説する。
本願発明者は前記した0リング劣化の原因を計算して、
0リングをプラズマ衝撃方向とは異なる位置に配置する
ことを考えた。かかる配置は第3図に模式的断面図で示
される。
原理的には、0リング6が装着されるフランジは対向電
極2に向けて断面が凸の台形になる如くに形成し、それ
に対応して対向電極2は台形のフランジを覆う如くフラ
ンジに向け”ζ断面図のふたの如くに形成する。このよ
うに形成すると、第3図fa)に示される状態において
、対向電極2はOIJソングに上からおおいかぶさる如
くに0リングと接触するので、第2図(alに示した平
面接触の場合の如く対向電極とOリングの接触不良の問
題は発生しない。
エンチングにおいてチャンバ1内には第3図(blに斜
線を示す如くプラズマが発生する。この状態で、0リン
グ6ばプラズマ存在領域の外部に位置するため、プラズ
マにさらされることなくプラズマの衝撃を受けない。
0リング6は第4図の断面図に詳細に示される如く配置
する。なお図において、符号17ば爪状の試料押え治具
を示す。なお図示した部分は本発明実施例の要部であっ
て、対向電極2の移動機構、チャンバ1の排気機構等は
従来例と全く同様である。なおフランジ5はテフロンで
作ったものである。
本願発明者の観測によると、第4図に示す0リングには
従来にみられる劣化が発生せず、その寿命はチャンバを
構成する絶縁材の寿命(通電は2年前後)とほぼ同程度
であろうと推測される。
第5図は対向電極を更に詳細に示す図であり、同図にお
いて斜線を付した部分は金属製対向電極■で、それはテ
フロンで作った周縁部9でまわりを囲まれ、周縁部9の
図に見て最も内側の辺と対向電極とが接する部分にばO
リングlOが配置されている。
(7)発明の効果 以上詳細に説明した如く、本発明によれば、小容量ロー
ド・ロック方式の平行平板型ドライエンチング装置にお
いて、チャンバ密封用の0リングの劣化が防止され、従
来それの交換に要した費用と時間が節約されるだけでな
く、0リングが対向電極と接触するとき容易に確実な密
封状態が(4jられるので、ドライエツチングの作業性
向上に効果がある。
【図面の簡単な説明】
第1図は従来の小量ロード・ロック方式の平行平板型ド
ライエツチング装置の断面図、第2図は第1図の装置の
操作原理を示す模式的断面図、第3図は本発明の実施例
の操作原理を示す模式的断面図、第4図は本発明にかか
るOリング装着部の断面図、第5図は対向電極を更に詳
細に示すWi面図である。 1−チャンバ、2一対向電極、3− 試料台、3a−電極、4−・試料、5−フランジ、6−
0リング、7 、17−試料抑え治具、8−ばね、9−
・−周縁部、10−0リング 第3図 第4 +1.?’1 第5図

Claims (1)

    【特許請求の範囲】
  1. 電極面が移動して処理室内のシール材に接触することに
    よりゲートバルブを兼ねる第1の7ti極と、前記処理
    室の内壁から突出した試料台と、前記試料台に配置され
    た第2の電極とを備え、前記シール材を前記試料台の側
    壁に配置し、且つ前記第1の電極を前記シール材と接触
    するときに前記側壁を覆うようにカップ状に形成したこ
    とを特徴とするプラズマ処理装置。
JP22564983A 1983-11-30 1983-11-30 プラズマ処理装置 Pending JPS60117630A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22564983A JPS60117630A (ja) 1983-11-30 1983-11-30 プラズマ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22564983A JPS60117630A (ja) 1983-11-30 1983-11-30 プラズマ処理装置

Publications (1)

Publication Number Publication Date
JPS60117630A true JPS60117630A (ja) 1985-06-25

Family

ID=16832603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22564983A Pending JPS60117630A (ja) 1983-11-30 1983-11-30 プラズマ処理装置

Country Status (1)

Country Link
JP (1) JPS60117630A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181527A (ja) * 1988-01-11 1989-07-19 Mitsubishi Electric Corp プラズマ真空容器のシール装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01181527A (ja) * 1988-01-11 1989-07-19 Mitsubishi Electric Corp プラズマ真空容器のシール装置

Similar Documents

Publication Publication Date Title
KR0151769B1 (ko) 플라즈마 에칭장치
JPH09326385A (ja) 基板冷却方法
US20030129044A1 (en) Erosion resistant slit valve
US5759334A (en) Plasma processing apparatus
WO2000010192A1 (en) Plasma density and etch rate enhancing semiconductor processing chamber
JP3323797B2 (ja) 疎水化処理装置
JPS60117630A (ja) プラズマ処理装置
JPH05114582A (ja) 真空処理装置
JPH0969514A (ja) 真空処理装置および半導体装置の製造方法
JPS63175427A (ja) ドライエツチング装置
JPH0684738A (ja) 機械式インターフェース装置
JP2002368057A (ja) 真空処理装置用ロードロック室
JPH07122540A (ja) エッチング装置
JPH09129611A (ja) エッチング方法
JPH043927A (ja) 半導体処理装置
JPS61276339A (ja) ウエハ−・ステ−ジ
JPH051072Y2 (ja)
JPH1012599A (ja) 半導体ウェハ処理装置
JP2686996B2 (ja) 真空処理装置
JPH06112165A (ja) プラズマ処理装置
JPH0513002Y2 (ja)
JPH03131024A (ja) 半導体のエッチング方法
JP2849772B2 (ja) 封止装置及び封止方法
JP2664216B2 (ja) 真空処理装置の制御方法
KR20220098671A (ko) 기판 처리 장치