JPS6011466B2 - 樹脂封止形半導体装置 - Google Patents
樹脂封止形半導体装置Info
- Publication number
- JPS6011466B2 JPS6011466B2 JP55109938A JP10993880A JPS6011466B2 JP S6011466 B2 JPS6011466 B2 JP S6011466B2 JP 55109938 A JP55109938 A JP 55109938A JP 10993880 A JP10993880 A JP 10993880A JP S6011466 B2 JPS6011466 B2 JP S6011466B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- main electrode
- semiconductor chip
- semiconductor device
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
この発明は樹脂封止形半導体装置の構造の改良に関する
ものである。
ものである。
以下、半導体装置としてサィリスタに適用した場合を例
にとって説明する。第１図は従来の樹脂封止形半導体装
置の構成例を示す断面図で、１はガラスパツシベーショ
ンを施したサイリスタチツプ、２はニッケルＮｉクラッ
ドしたモリブデン舵ァノード板、３ａ，３ｂ，３ｃおよ
び３ｄは高温はんだ、４はＮｉクラッドしたＭｏカソー
ド板、５はカソード端子、６はゲートリード「 ７はゲ
ート端子「 ８はアノードベース板ト９は低温はんだ「
１０はシリコーンゴム「 １１は樹脂ケース、１２は
封止ェポキシ樹脂である。この半導体装置を組立てるに
は、ＮｉクラッドしたＭｏアノード板２の上に順次、高
温はんだ３ａ、サイリスタチップ１、高温はんだ３ｂ、
ＮｉクラッドしたＭｏカソード板４、高温はんだ３ｃお
よびカソード端子５を重ねて置き、更にサィリスタチッ
プ１のゲート部に高温はんだ３ｄをデイッピングしたゲ
ートリード６を挿入した状態で高温炉中で昇温して、そ
れぞれの部分間のはんだ付けを実施する。
にとって説明する。第１図は従来の樹脂封止形半導体装
置の構成例を示す断面図で、１はガラスパツシベーショ
ンを施したサイリスタチツプ、２はニッケルＮｉクラッ
ドしたモリブデン舵ァノード板、３ａ，３ｂ，３ｃおよ
び３ｄは高温はんだ、４はＮｉクラッドしたＭｏカソー
ド板、５はカソード端子、６はゲートリード「 ７はゲ
ート端子「 ８はアノードベース板ト９は低温はんだ「
１０はシリコーンゴム「 １１は樹脂ケース、１２は
封止ェポキシ樹脂である。この半導体装置を組立てるに
は、ＮｉクラッドしたＭｏアノード板２の上に順次、高
温はんだ３ａ、サイリスタチップ１、高温はんだ３ｂ、
ＮｉクラッドしたＭｏカソード板４、高温はんだ３ｃお
よびカソード端子５を重ねて置き、更にサィリスタチッ
プ１のゲート部に高温はんだ３ｄをデイッピングしたゲ
ートリード６を挿入した状態で高温炉中で昇温して、そ
れぞれの部分間のはんだ付けを実施する。
以上のはんだ付けが完了した組立体をそのＮｊクラッド
した鳩ァノード板２側においてアソードベース板８上に
低温はんだ９ではんだ付けし同時に、ゲートリード６に
ゲート端子７をはんだ付けする。次に、シリコーンゴム
１０によってガラスパツシベーシヨンしたサイリスタチ
ップーの周縁部およびゲート部をコーティングし、ポス
トキユアによつてこのシリコーンゴム１０を固化させる
。ついでアノードベース板８上に上述の組立体を囲むよ
うに樹脂ケース１１を固定し、この樹脂ケース１１内へ
ェポキシ樹脂１２を注入して上記組立体を封止して半導
体装置が完成していた。ところが、上述の従来の構造で
は、その組立てに当ってシリコーンゴム１０‘こよって
ガラスパツシベーションしたサィリスタチツプーの鷹綾
部をコーティングするのに、粘度の高いシリコーンゴム
１０を用いると、サイリスタチップ１の周縁のべべリン
グ形成部とＮｉクラッドした鳩ァノード板２との間に存
在する空間にシリコーンゴム１０が侵入し難く空隙が発
生し易く、この状態でェポキシ樹脂１２で封止すると、
ェポキシ樹脂１２の収縮応力によってガラスパッシベー
ションのサィリスタチップーの端面に割れまたはクラッ
クが生じ、その耐圧特性を著しく劣化させる。
した鳩ァノード板２側においてアソードベース板８上に
低温はんだ９ではんだ付けし同時に、ゲートリード６に
ゲート端子７をはんだ付けする。次に、シリコーンゴム
１０によってガラスパツシベーシヨンしたサイリスタチ
ップーの周縁部およびゲート部をコーティングし、ポス
トキユアによつてこのシリコーンゴム１０を固化させる
。ついでアノードベース板８上に上述の組立体を囲むよ
うに樹脂ケース１１を固定し、この樹脂ケース１１内へ
ェポキシ樹脂１２を注入して上記組立体を封止して半導
体装置が完成していた。ところが、上述の従来の構造で
は、その組立てに当ってシリコーンゴム１０‘こよって
ガラスパツシベーションしたサィリスタチツプーの鷹綾
部をコーティングするのに、粘度の高いシリコーンゴム
１０を用いると、サイリスタチップ１の周縁のべべリン
グ形成部とＮｉクラッドした鳩ァノード板２との間に存
在する空間にシリコーンゴム１０が侵入し難く空隙が発
生し易く、この状態でェポキシ樹脂１２で封止すると、
ェポキシ樹脂１２の収縮応力によってガラスパッシベー
ションのサィリスタチップーの端面に割れまたはクラッ
クが生じ、その耐圧特性を著しく劣化させる。
一方、粘度の低いシリコーンゴム１０を用いると、一応
上述の欠点は避けられるが、シリコーンゴム１０がＮｉ
クラッドしたＭｏアノード板２の上から外へ流れ出し、
アノードベース板８の上にまで達し、ェポキシ樹脂１２
とアノードベース板Ｓとの接着面積が少くなり、外部か
らの力が直接サイリスタチツプーに加わり、ガラスパツ
シベーションした上記サィリスタチップ１にクラック、
割れが発生し特性劣化を起すことがある。この発明は以
上のような点に鑑みてなされたもので、半導体チップの
周縁部とこの半導体チップを取りつける金属板の表面と
の間の空間にコー７ィング材が充分流入し、しかも必要
領域以外に上記コーティング材が流出しないような構造
とすることによって、信頼性の高い樹脂封止形半導体装
置を提供することを目的としている。
上述の欠点は避けられるが、シリコーンゴム１０がＮｉ
クラッドしたＭｏアノード板２の上から外へ流れ出し、
アノードベース板８の上にまで達し、ェポキシ樹脂１２
とアノードベース板Ｓとの接着面積が少くなり、外部か
らの力が直接サイリスタチツプーに加わり、ガラスパツ
シベーションした上記サィリスタチップ１にクラック、
割れが発生し特性劣化を起すことがある。この発明は以
上のような点に鑑みてなされたもので、半導体チップの
周縁部とこの半導体チップを取りつける金属板の表面と
の間の空間にコー７ィング材が充分流入し、しかも必要
領域以外に上記コーティング材が流出しないような構造
とすることによって、信頼性の高い樹脂封止形半導体装
置を提供することを目的としている。
第２図はこの発明の一実施例を示す断面図で、第１図の
従来例と同等部分は同一符号で示し、その説明を省略す
る。
従来例と同等部分は同一符号で示し、その説明を省略す
る。
この実施例では、従来装置のＮｉクラッドされた恥ァノ
ード板２の代りに上面にサイリスタチツプ１のアノード
電極面と同等の面積の凸部を設けたＮｉクラッドＭｏア
ノ−ド板１３を使用し、このＮｉクラツドＭｏアノード
板１３の外周に、このＮｉクラツドＭｏアノード板１３
の上に従来装置と同様にサィリスタチップ１、Ｎｉクラ
ッドＭｏカソード板４、カソード端子５、およびゲート
リード６をそれぞれはんだで所要の接続をしてなる組立
体を囲むように樹脂で成形してなる障壁１４が設けられ
ている。その他の構成および組立て方法は第１図の従来
例と同様である。このような構造にしたので、サィリス
タチップ１の筒緑部にシリコーンゴム１０をコーティン
グする際に障壁１４が設けられているので、このシリコ
ーンゴム１０がアノードベース板８の上まで流出するこ
とがなく、更にサィリスタチップ１の周縁のべべリング
形成部とＮｉクラッドＭｏァノード板１３との間の空間
が大きくなっているので、シリコーンゴム１０のこの空
間への流入も容易になっている。上述の実施例ではサィ
リスタチップを用いた場合について説明したが、ダイオ
ード、トランジスタなど一般の半導体装置にこの発明は
適用できる。
ード板２の代りに上面にサイリスタチツプ１のアノード
電極面と同等の面積の凸部を設けたＮｉクラッドＭｏア
ノ−ド板１３を使用し、このＮｉクラツドＭｏアノード
板１３の外周に、このＮｉクラツドＭｏアノード板１３
の上に従来装置と同様にサィリスタチップ１、Ｎｉクラ
ッドＭｏカソード板４、カソード端子５、およびゲート
リード６をそれぞれはんだで所要の接続をしてなる組立
体を囲むように樹脂で成形してなる障壁１４が設けられ
ている。その他の構成および組立て方法は第１図の従来
例と同様である。このような構造にしたので、サィリス
タチップ１の筒緑部にシリコーンゴム１０をコーティン
グする際に障壁１４が設けられているので、このシリコ
ーンゴム１０がアノードベース板８の上まで流出するこ
とがなく、更にサィリスタチップ１の周縁のべべリング
形成部とＮｉクラッドＭｏァノード板１３との間の空間
が大きくなっているので、シリコーンゴム１０のこの空
間への流入も容易になっている。上述の実施例ではサィ
リスタチップを用いた場合について説明したが、ダイオ
ード、トランジスタなど一般の半導体装置にこの発明は
適用できる。
なお、コーティング材その他の各部材料はこの実施例の
ものに限定されるものではない。以上説明したように、
この発明になる樹脂封止形半導体装置では、半導体チッ
プがろう付けされた主電極板の外周に上記半導体チップ
を囲む障害を設けたので、半導体チップの外周縁部を被
覆するコーティング材の上記被覆を十分にすることがで
き、しかもコーティング材の主電極板上からの流出が防
止できるので、その後の樹脂封止を妨げることもなくな
る。従って「外部からの力や封止樹脂の収縮による半導
体チップの破損を防止することができ、信頼度の向上が
期待できる。
ものに限定されるものではない。以上説明したように、
この発明になる樹脂封止形半導体装置では、半導体チッ
プがろう付けされた主電極板の外周に上記半導体チップ
を囲む障害を設けたので、半導体チップの外周縁部を被
覆するコーティング材の上記被覆を十分にすることがで
き、しかもコーティング材の主電極板上からの流出が防
止できるので、その後の樹脂封止を妨げることもなくな
る。従って「外部からの力や封止樹脂の収縮による半導
体チップの破損を防止することができ、信頼度の向上が
期待できる。
第１図は従来の樹脂封止形半導体装置の構成例を示す断
面図、第２図はこの発明の一実施例を示す断面図である
。 図において、１はサィリスタチップ（半導体チップ）、
２，１３はＮｉクラッドしたＭｏアノード板（主電極板
）、８はアノードベース板（主電極ベース板）、１０は
シリコーンゴム（コーティング材）、１２は封止ェポキ
シ樹脂（封止樹脂）、１４は障壁である。 なお、図中同一符号は同一または相当部分を示す。第１
図 第２図
面図、第２図はこの発明の一実施例を示す断面図である
。 図において、１はサィリスタチップ（半導体チップ）、
２，１３はＮｉクラッドしたＭｏアノード板（主電極板
）、８はアノードベース板（主電極ベース板）、１０は
シリコーンゴム（コーティング材）、１２は封止ェポキ
シ樹脂（封止樹脂）、１４は障壁である。 なお、図中同一符号は同一または相当部分を示す。第１
図 第２図
Claims (1)
- １ 外周縁にベベリングが形成された半導体チツプの一
方の主電極面が主電極板の第１の主面の一部の所定量凸
出された凸出部にろう付けされ、この主電極板の第２の
主面が更に主電極ベース板の表面の一部にろう付けされ
るとともに、上記半導体チツプの上記ベベリングの形成
部と上記主電極板の上記第１の主面とに亘ってコーテイ
ング材を被覆せしめ、上記主電極ベース板の上記表面に
上記半導体チツプ、上記主電極板および上記コーテイン
グ材を含めて樹脂封止してなるものにおいて、上記主電
極板の外周に上記半導体チツプを囲み上記コーテイング
材の被着時の流出を防止する障壁が設けられたことを特
徴とする樹脂封止形半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55109938A JPS6011466B2 (ja) | 1980-08-08 | 1980-08-08 | 樹脂封止形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55109938A JPS6011466B2 (ja) | 1980-08-08 | 1980-08-08 | 樹脂封止形半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5734353A JPS5734353A (en) | 1982-02-24 |
| JPS6011466B2 true JPS6011466B2 (ja) | 1985-03-26 |
Family
ID=14522909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55109938A Expired JPS6011466B2 (ja) | 1980-08-08 | 1980-08-08 | 樹脂封止形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6011466B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3232168A1 (de) * | 1982-08-30 | 1984-03-01 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement mit druckkontakt |
| JP7087495B2 (ja) * | 2018-03-16 | 2022-06-21 | 株式会社デンソー | パワー半導体装置、それを備える回転電機、及び、パワー半導体装置の製造方法 |
-
1980
- 1980-08-08 JP JP55109938A patent/JPS6011466B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5734353A (en) | 1982-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3591839A (en) | Micro-electronic circuit with novel hermetic sealing structure and method of manufacture | |
| TWI411068B (zh) | 一種使用間隔結合劑封裝圖像感測器之方法與裝置 | |
| US5136364A (en) | Semiconductor die sealing | |
| US7659531B2 (en) | Optical coupler package | |
| CN106098645B (zh) | 半导体器件的封装结构 | |
| JP2001250889A (ja) | 光素子の実装構造体およびその製造方法 | |
| US4153910A (en) | Molded semiconductor device with header leads | |
| JPS6011466B2 (ja) | 樹脂封止形半導体装置 | |
| US5293071A (en) | Bump structure for bonding to a semi-conductor device | |
| US20200013741A1 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| US4559697A (en) | Method of fixing insertion electrode panel in compression-bonded semiconductor device | |
| JP2588517Y2 (ja) | 半導体レーザ装置 | |
| JPH06342816A (ja) | 半導体装置及びその製造方法並びにそれらに用いるリードフレーム | |
| JPH05299469A (ja) | 半導体装置およびその製造方法 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH05136141A (ja) | 半導体装置 | |
| JPS5812446Y2 (ja) | 半導体装置 | |
| JPH0521653A (ja) | 樹脂封止型半導体装置 | |
| JPS6351539B2 (ja) | ||
| JPS635251Y2 (ja) | ||
| JPH06349870A (ja) | 半導体装置及びその製造方法 | |
| JPS63122250A (ja) | 半導体装置 | |
| JPH03296250A (ja) | 樹脂封止型半導体装置 | |
| JPH03227539A (ja) | 半導体装置 |