JPS60113467A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS60113467A JPS60113467A JP22093683A JP22093683A JPS60113467A JP S60113467 A JPS60113467 A JP S60113467A JP 22093683 A JP22093683 A JP 22093683A JP 22093683 A JP22093683 A JP 22093683A JP S60113467 A JPS60113467 A JP S60113467A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- film
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims abstract description 3
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 3
- 239000013078 crystal Substances 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract 3
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 241000283690 Bos taurus Species 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、半導体装置、特に高周波バイポーラトランジ
スタの製造方法に関するものである。
スタの製造方法に関するものである。
（従来技術）
高周波バイポーラトランジスタの利得向上を行なうには
、接合を浅くシ、ベース幅をせまくしてキャリアの走行
時間を短くすることで遮断周波数ｆＴを向上させること
、またコレクタ、ベース間接合容量を低減し、高周波信
号のコレクタよりベース側への帰還を減少させることが
必要である。通常、ブレーナ型バイポーラトランジスタ
は、第１図に示す様にコレクタとなる半導体基板１にベ
ース領域２とエミッタ領域３とを不純物拡散により形成
し、表面酸化膜４にベースコンタクト窓５とエミッタコ
ンタクト窓５′とをあけた構造をしている。このトラン
ジスタの高周波特性の向上を計るためには、ベース拡散
層２及びエミッタ拡散Ｎｉａをできる限り浅くして、遮
断周波数ｆＴの向上を計り、またエミッタコンタクト窓
４、ペースコンタクト窓５等をできる限り微細比してペ
ース拡散層２およびエミッタ拡散層３の接合面積を小さ
くすることで接合容量の低減を計っている。
、接合を浅くシ、ベース幅をせまくしてキャリアの走行
時間を短くすることで遮断周波数ｆＴを向上させること
、またコレクタ、ベース間接合容量を低減し、高周波信
号のコレクタよりベース側への帰還を減少させることが
必要である。通常、ブレーナ型バイポーラトランジスタ
は、第１図に示す様にコレクタとなる半導体基板１にベ
ース領域２とエミッタ領域３とを不純物拡散により形成
し、表面酸化膜４にベースコンタクト窓５とエミッタコ
ンタクト窓５′とをあけた構造をしている。このトラン
ジスタの高周波特性の向上を計るためには、ベース拡散
層２及びエミッタ拡散Ｎｉａをできる限り浅くして、遮
断周波数ｆＴの向上を計り、またエミッタコンタクト窓
４、ペースコンタクト窓５等をできる限り微細比してペ
ース拡散層２およびエミッタ拡散層３の接合面積を小さ
くすることで接合容量の低減を計っている。
しかし、第１図に示す様なプレーナ型バイポーラトラン
ジスタの場合、本質的にトランジスタ動作をする部分は
、エミッタ領域３及びその近傍のベース領域２及びコレ
クタとなる半導体基板１のみであるが、ベース領域２全
外部端子へ引出すために、ベースコンタクト窓５付近ま
でエミッタ領域３の面積に比べて鈍倍以上のベース面積
が必要（発明の目的） 本発明の目的は上記の欠点を取り去り、さらに高周波特
性の改善を可能にした半導体装置の製法を提供するもの
である。
ジスタの場合、本質的にトランジスタ動作をする部分は
、エミッタ領域３及びその近傍のベース領域２及びコレ
クタとなる半導体基板１のみであるが、ベース領域２全
外部端子へ引出すために、ベースコンタクト窓５付近ま
でエミッタ領域３の面積に比べて鈍倍以上のベース面積
が必要（発明の目的） 本発明の目的は上記の欠点を取り去り、さらに高周波特
性の改善を可能にした半導体装置の製法を提供するもの
である。
（発明の構成）
本発明による半導体装置の製法は、半導体基板上の絶縁
層をコレクタとなるべき部分のみ除去し、そこにコレク
タ部となる半導体層？エピタキシャル成長により形成す
ると同時に絶縁層上にも半導体多結晶層を形成し、コレ
クタとなる半導体層上にエミッタとなるべき部分のみ窒
化シリコン膜を残して、それをマスクにコレクタと反対
導電型不純物を高濃度にイオン注入等により導入した後
選択酸化することで、コレクタ上の一部及び前記多結晶
半導体層の表面に酸化膜を形成し、霊山シリコン膜を除
去した後、その部分よりペース領域形成のためのイオン
注入等の不純物導入及びエミッタ領域形成のだめのイオ
ン注入等の不純物導入を行ない、最後に高濃度に不純物
が導入された多結晶半導体層表面の酸化膜を一部除去し
てベースコンタクト窓を形成するものである。
層をコレクタとなるべき部分のみ除去し、そこにコレク
タ部となる半導体層？エピタキシャル成長により形成す
ると同時に絶縁層上にも半導体多結晶層を形成し、コレ
クタとなる半導体層上にエミッタとなるべき部分のみ窒
化シリコン膜を残して、それをマスクにコレクタと反対
導電型不純物を高濃度にイオン注入等により導入した後
選択酸化することで、コレクタ上の一部及び前記多結晶
半導体層の表面に酸化膜を形成し、霊山シリコン膜を除
去した後、その部分よりペース領域形成のためのイオン
注入等の不純物導入及びエミッタ領域形成のだめのイオ
ン注入等の不純物導入を行ない、最後に高濃度に不純物
が導入された多結晶半導体層表面の酸化膜を一部除去し
てベースコンタクト窓を形成するものである。
（発明の効果）
この結果、コレクタ、ペース接合は絶縁層の除去された
部分のみとなり、ベースコンタクト窓付近は、絶縁層上
に形成されるので、接合容量の大幅な低減が可能となり
、高周波バイポーラトランジスタの大幅な利得向上が可
能となる。
部分のみとなり、ベースコンタクト窓付近は、絶縁層上
に形成されるので、接合容量の大幅な低減が可能となり
、高周波バイポーラトランジスタの大幅な利得向上が可
能となる。
（実施例）
以下、本発明の一実施例を図面を用いて説明するにＮＰ
Ｎ トランジスタを例とする。
Ｎ トランジスタを例とする。
第２図ａに示す様に、Ｎ型シリコン基板６上に形成され
た絶縁層７のうちコレクタとなるべき部分８を通常の写
真蝕刻法で除去する。次に第２図すに示す様に、その上
にＮ型シリコンのエピタキシャル成長を行なう。この時
、絶縁層７上には多結晶シリコン層１０がシリコン基板
上にはコレクタ領域９となる単結晶シリコン層が成長す
る。次に全面に窒化シリコン膜を気相成長等で形成した
後、通常の写真蝕刻法等でエミッタとなるべき所に第２
図Ｃに示すように窒化シリコンＢｓ１１を残し、この窒
化シリコン膜１１をマスクにＰ型不純物を高濃度にイオ
ン注入し、高濃度多結晶層１２を形成する。次に第２図
ｄに示す様に、窒化シリコン膜１１をマスクとして選択
酸化によりエミッタとなるべき所以外に酸化膜１３を形
成する。次に、窒化シリコン膜１１を熱リン酸液等で除
去した後、その窓より、第２図ｅに示す様に、活性ペー
ス領域１４をＰ型不純物のイオン注入により形５− 成する。この時、イオン注入エネルギーを適当に選ぶこ
とで、高濃度多結晶層１２と活性ペース領域１４とがつ
ながる様にする。その後、Ｎ型不純物を活性ペース領域
１４を形成する時より浅く、しかも高濃度にイオン注入
することで、エミッタ領域１５を形成する。次に、第２
図ｆに示す様に、通常の写真蝕刻法により、ベースコン
タクト窓１６を形成する。しかる後、引出し電極１７を
ベースコンタクト窓１６およびエミッタ領域１５上に形
成する。
た絶縁層７のうちコレクタとなるべき部分８を通常の写
真蝕刻法で除去する。次に第２図すに示す様に、その上
にＮ型シリコンのエピタキシャル成長を行なう。この時
、絶縁層７上には多結晶シリコン層１０がシリコン基板
上にはコレクタ領域９となる単結晶シリコン層が成長す
る。次に全面に窒化シリコン膜を気相成長等で形成した
後、通常の写真蝕刻法等でエミッタとなるべき所に第２
図Ｃに示すように窒化シリコンＢｓ１１を残し、この窒
化シリコン膜１１をマスクにＰ型不純物を高濃度にイオ
ン注入し、高濃度多結晶層１２を形成する。次に第２図
ｄに示す様に、窒化シリコン膜１１をマスクとして選択
酸化によりエミッタとなるべき所以外に酸化膜１３を形
成する。次に、窒化シリコン膜１１を熱リン酸液等で除
去した後、その窓より、第２図ｅに示す様に、活性ペー
ス領域１４をＰ型不純物のイオン注入により形５− 成する。この時、イオン注入エネルギーを適当に選ぶこ
とで、高濃度多結晶層１２と活性ペース領域１４とがつ
ながる様にする。その後、Ｎ型不純物を活性ペース領域
１４を形成する時より浅く、しかも高濃度にイオン注入
することで、エミッタ領域１５を形成する。次に、第２
図ｆに示す様に、通常の写真蝕刻法により、ベースコン
タクト窓１６を形成する。しかる後、引出し電極１７を
ベースコンタクト窓１６およびエミッタ領域１５上に形
成する。
本発明によるトランジスタでは、コレクターペースの接
合は、第２図ｆに示すエミッタ領域１５の近傍のみで、
ベースコンタクト窓１６付近のペース領域１４は絶縁層
７の上に位置するため、接合容量は、第１図に示すプレ
ーナ形トランジスタに比べて数分の１と小さく、高周波
特性の優れたものとなる。
合は、第２図ｆに示すエミッタ領域１５の近傍のみで、
ベースコンタクト窓１６付近のペース領域１４は絶縁層
７の上に位置するため、接合容量は、第１図に示すプレ
ーナ形トランジスタに比べて数分の１と小さく、高周波
特性の優れたものとなる。
なおここではＮＰＮ型トランジスタについて説明したが
、ＰＮＰ型トランジスタでも同様に本発明を適用できる
ことは明白である。また集積回路６− で使用するバイポーラトランジスタへ本発明を適用でき
ることは言うまでもない。
、ＰＮＰ型トランジスタでも同様に本発明を適用できる
ことは明白である。また集積回路６− で使用するバイポーラトランジスタへ本発明を適用でき
ることは言うまでもない。
第１図は、従来の製造方法を説明するためのバイポーラ
トランジスタ断面図、第２図ａ −ｆは本発明の一実施
例によるトランジスタ製造方法の各工程に於ける断面図
である。 １・・・・・・コレクタ領域である牛導体基板、２・・
・・・・ペース拡散層、３・・・・・・エミッタ拡散層
、４・・・・・・エミッタコンタクト窓、５・・・・・
・ベースコンタクト窓、６・・・・・・シリコン基板、
７・・・・・・絶縁層、８・・・・・・コレクタとなる
べき部分、９・・・・・・コレクタ領域、１０・・・・
・・ポリシリコン層、１１・・・・・・窒化シリコン膜
、１２・・・・・・高濃度多結晶層、１３・・・・・・
酸化膜、１４・・・・・・ベース領域、１５・・・・・
・エミッタ領域、１６・・・・・・ベースコンタクト窓
、】７・・・・・・引出し電極。 ７− し 図 畦 珠 一ｃＩ Ｑ 旧 区 へ へ 畦 畦
トランジスタ断面図、第２図ａ −ｆは本発明の一実施
例によるトランジスタ製造方法の各工程に於ける断面図
である。 １・・・・・・コレクタ領域である牛導体基板、２・・
・・・・ペース拡散層、３・・・・・・エミッタ拡散層
、４・・・・・・エミッタコンタクト窓、５・・・・・
・ベースコンタクト窓、６・・・・・・シリコン基板、
７・・・・・・絶縁層、８・・・・・・コレクタとなる
べき部分、９・・・・・・コレクタ領域、１０・・・・
・・ポリシリコン層、１１・・・・・・窒化シリコン膜
、１２・・・・・・高濃度多結晶層、１３・・・・・・
酸化膜、１４・・・・・・ベース領域、１５・・・・・
・エミッタ領域、１６・・・・・・ベースコンタクト窓
、】７・・・・・・引出し電極。 ７− し 図 畦 珠 一ｃＩ Ｑ 旧 区 へ へ 畦 畦
Claims (1)
- コレクタとなるべき部分のみ除去された第１の絶縁層を
有する−２４を型領域上に選択的に単結晶半導体層をエ
ピタキシャル成長を行なうとともに前記絶縁層上へも多
結晶半導体層を形成する工程、前記単結晶半導体層上の
エミッタとなるべき領域上へ第２の絶縁ｒ＠を形成する
工程、前記第２の絶縁層をマスクとして反対導電型不純
物を導入し、その後選択酸化する工程と、前記第２の絶
縁層を除去し、この除去された部分を通して不純物を導
入して活性ベース領域及びエミッタ領域を形成する工程
とを含むことを特徴とする半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22093683A JPS60113467A (ja) | 1983-11-24 | 1983-11-24 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22093683A JPS60113467A (ja) | 1983-11-24 | 1983-11-24 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60113467A true JPS60113467A (ja) | 1985-06-19 |
Family
ID=16758875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22093683A Pending JPS60113467A (ja) | 1983-11-24 | 1983-11-24 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60113467A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856460A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59217364A (ja) * | 1983-05-26 | 1984-12-07 | Sony Corp | 半導体装置の製法 |
-
1983
- 1983-11-24 JP JP22093683A patent/JPS60113467A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856460A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59217364A (ja) * | 1983-05-26 | 1984-12-07 | Sony Corp | 半導体装置の製法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3524113A (en) | Complementary pnp-npn transistors and fabrication method therefor | |
| US6680522B1 (en) | Semiconductor device with reduced electrical variation | |
| KR100580115B1 (ko) | 자기 정렬 쌍극자 반도체 소자 및 제작 방법 | |
| JPS60113467A (ja) | 半導体装置の製法 | |
| JP2662879B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| KR19980064697A (ko) | 반도체 장치 제조 방법 | |
| KR20040038511A (ko) | 자기정렬형 이종접합 쌍극자 트랜지스터 및 그의 제조 방법 | |
| JP3472486B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2532384B2 (ja) | バイポ−ラ・トランジスタとその製法 | |
| JPH01108772A (ja) | バイポーラトランジスタの製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JPS627704B2 (ja) | ||
| JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0629304A (ja) | 半導体装置およびその製造方法 | |
| JP2635439B2 (ja) | 半導体装置とその製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPS641933B2 (ja) | ||
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPH07153772A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH02304931A (ja) | 半導体装置及びその製造方法 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JP2000058555A (ja) | ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法 | |
| JPH11260829A (ja) | 半導体装置及びその製造方法 | |
| JP2002368004A (ja) | 半導体装置およびその製造方法 | |
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 |