JPS60112103A - ハイブリッド制御装置 - Google Patents
ハイブリッド制御装置Info
- Publication number
- JPS60112103A JPS60112103A JP22032483A JP22032483A JPS60112103A JP S60112103 A JPS60112103 A JP S60112103A JP 22032483 A JP22032483 A JP 22032483A JP 22032483 A JP22032483 A JP 22032483A JP S60112103 A JPS60112103 A JP S60112103A
- Authority
- JP
- Japan
- Prior art keywords
- section
- controller
- self
- program
- backup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明はプロセス制御に使用されるハイブリッド制御
装置、例えばデジタル部とアナログ部を含む単一ループ
調節計が複数個並設される調節装置において、相互バン
クアップを可能にしたハイプリント制御装置に関する。
装置、例えばデジタル部とアナログ部を含む単一ループ
調節計が複数個並設される調節装置において、相互バン
クアップを可能にしたハイプリント制御装置に関する。
（ロ）従来技術
例えば、多数のループを有するプロセスを制御する場合
、近年においては危険分数の立場から各ループ毎に調節
針を設け、必要に応じて上位の計算機がこれらの調節計
をまとめる階層構造をとるのが普通である。しかもマイ
クロプロセッサ等の低価格化により、最下層の単一ルー
プ調節計でもデジタル化された部分を含み、多くの演算
処理機能を有するに至っている。この種の調節装置にお
いて、いずれかのループの調節計に異常が生じた場合に
、従来は単にそのループを手動に切替えるか、−第３図
に示すように、各ループ毎＆三、主調節計１ａ、１ａ、
・・・の他にバックアップ用の調節計１ｂ、１ｂ、・・
・を用意しておき、上位計算機２の判断等により切替え
る等の方法をとってい゛る。しかし前者の場合は、手動
に切替えることにより、そのループで行っていた制御演
算とともに、補助的な演算や信号処理もなされなくなる
ので、プロセスを危険に陥れるおそれがある。また後者
の場合は、主調節計の他に全（同型の調節計を各ループ
にバックアンプ用に設けるので、コスト高とな塾ととも
に、設置スペースも必要とする欠点がある。
、近年においては危険分数の立場から各ループ毎に調節
針を設け、必要に応じて上位の計算機がこれらの調節計
をまとめる階層構造をとるのが普通である。しかもマイ
クロプロセッサ等の低価格化により、最下層の単一ルー
プ調節計でもデジタル化された部分を含み、多くの演算
処理機能を有するに至っている。この種の調節装置にお
いて、いずれかのループの調節計に異常が生じた場合に
、従来は単にそのループを手動に切替えるか、−第３図
に示すように、各ループ毎＆三、主調節計１ａ、１ａ、
・・・の他にバックアップ用の調節計１ｂ、１ｂ、・・
・を用意しておき、上位計算機２の判断等により切替え
る等の方法をとってい゛る。しかし前者の場合は、手動
に切替えることにより、そのループで行っていた制御演
算とともに、補助的な演算や信号処理もなされなくなる
ので、プロセスを危険に陥れるおそれがある。また後者
の場合は、主調節計の他に全（同型の調節計を各ループ
にバックアンプ用に設けるので、コスト高とな塾ととも
に、設置スペースも必要とする欠点がある。
ところ′で、一般に単一ループ調節計には、アナログ式
のものと、デジタル式がある。アナログ式は故障しにく
いという点で信頼性が高く、瞬間的な雑音などに対する
自己回復性もよいが、ＰＩＤ演算以外の補助演算に関し
ては柔軟性がなく、外部に演算用の補益を設ける必要が
あり、各ループ毎にある程度の信号処理を必要とする。
のものと、デジタル式がある。アナログ式は故障しにく
いという点で信頼性が高く、瞬間的な雑音などに対する
自己回復性もよいが、ＰＩＤ演算以外の補助演算に関し
ては柔軟性がなく、外部に演算用の補益を設ける必要が
あり、各ループ毎にある程度の信号処理を必要とする。
一方、デジタル式では、ＰＩＤ演算の他に多くの補助演
算も可能であり、特別に演算補益等を設ける必要がない
。しかしダウンすると、すべてのソフト？エア演算が停
止するため、余り複雑な処理を任せることができず、結
局、その処理能力を十分に生かせないという問題がある
。この問題を解消するため、バックアンプ用の調節針を
設ければよいが、上記したようにコスト高、スペースを
くう゛という問題がある。
算も可能であり、特別に演算補益等を設ける必要がない
。しかしダウンすると、すべてのソフト？エア演算が停
止するため、余り複雑な処理を任せることができず、結
局、その処理能力を十分に生かせないという問題がある
。この問題を解消するため、バックアンプ用の調節針を
設ければよいが、上記したようにコスト高、スペースを
くう゛という問題がある。
（ハ）目的
この発明の目的は、上記に鑑み、特別に演算補益等を設
ける必要がなく、その上、複雑な演算処理も任し得る、
それでいてコスト高、スペースをとることなくバックア
ップの可能な調節計等を得ることのできるハイブリッド
制御装置を提供することである。
ける必要がなく、その上、複雑な演算処理も任し得る、
それでいてコスト高、スペースをとることなくバックア
ップの可能な調節計等を得ることのできるハイブリッド
制御装置を提供することである。
（ニ）構成
上記目的を達成するために、この発明のハイブリッド制
御装置は、デジタル部とアナログ部を含む同型のハイブ
リッド処理装置（単一ループ調節針）が複数個並設され
てなり、前記各ハイブリッド処理装置のデジタル部には
自己の入力を受けて自己の演算を実１与する自己演算処
理手段（自己の演算処理プログラム）と、バックアップ
すべき他の処理装置の入力を受けてその処理装置の演算
を実行し、演算値をその処理装置に出力するバ・ツクア
ップ演算処理手段（バックアンプ用の演算処理プログラ
ム）を含み、これら両演算処理手段を時分割動作させる
とともに、さらに自己処理装置の異常を検出する異常検
出手段と、この異常検出手段の出力に応答して、前記自
己演算処理手段の出力とバックアップを受ける処理装置
のバ・ノクア・ノブ演算処理手段の出力とを選択的に切
替える切替手段とを備え、平常（異常がないとき）は前
記自己演算処理手段の出力を、異常が生じた場合にはバ
ックアンプを受ける処理装置のバックアップ演算処理手
段出力を、それぞれ前記自己の前記アテログ部に渡し、
必要に応じデジタル出力するようにしている。
御装置は、デジタル部とアナログ部を含む同型のハイブ
リッド処理装置（単一ループ調節針）が複数個並設され
てなり、前記各ハイブリッド処理装置のデジタル部には
自己の入力を受けて自己の演算を実１与する自己演算処
理手段（自己の演算処理プログラム）と、バックアップ
すべき他の処理装置の入力を受けてその処理装置の演算
を実行し、演算値をその処理装置に出力するバ・ツクア
ップ演算処理手段（バックアンプ用の演算処理プログラ
ム）を含み、これら両演算処理手段を時分割動作させる
とともに、さらに自己処理装置の異常を検出する異常検
出手段と、この異常検出手段の出力に応答して、前記自
己演算処理手段の出力とバックアップを受ける処理装置
のバ・ノクア・ノブ演算処理手段の出力とを選択的に切
替える切替手段とを備え、平常（異常がないとき）は前
記自己演算処理手段の出力を、異常が生じた場合にはバ
ックアンプを受ける処理装置のバックアップ演算処理手
段出力を、それぞれ前記自己の前記アテログ部に渡し、
必要に応じデジタル出力するようにしている。
（ホ）実施例
以下、実施例により、この発明をさらに詳細に′説明す
る。
る。
第１図は、この発明の１実施例を示すプロセス制御装置
のブロック図であって、単一ループ調節・計Ｃｎ、！／
／、隣接すテ同型の単一ループ調節計Ｃｎ−１とＣｎ＋
１の一部が示されている。この実施例では、単一ループ
調節計が複数個並設されてい−るが、いずれも単一ルー
プ調節計Ｃｎと同型なので、図では便宜上、３個の単一
ループ調節計Ｃｎ−＋ 、Ｃｎ、Ｃｎ＋１のみを示して
いる。
のブロック図であって、単一ループ調節・計Ｃｎ、！／
／、隣接すテ同型の単一ループ調節計Ｃｎ−１とＣｎ＋
１の一部が示されている。この実施例では、単一ループ
調節計が複数個並設されてい−るが、いずれも単一ルー
プ調節計Ｃｎと同型なので、図では便宜上、３個の単一
ループ調節計Ｃｎ−＋ 、Ｃｎ、Ｃｎ＋１のみを示して
いる。
調節計Ｃｎは、ソフト的に信号処理・補助演算を行うデ
ジタル部１１と、最下層の制御演算を行うアナログ部１
２を含んでいる。このアナログ部１２で行われる最下層
の制御演算としては、普通ＰＩＤ演算が一般的である。
ジタル部１１と、最下層の制御演算を行うアナログ部１
２を含んでいる。このアナログ部１２で行われる最下層
の制御演算としては、普通ＰＩＤ演算が一般的である。
デジタル部１１には、コントロールプログラム部１３と
、自己の通常の信号処理・補助演算を行う自己演算処理
プログラム部１４と、他の調節計Ｃｎ＋１をバンクアッ
プし、他の調節計Ｃｎ＋＋の信号処理・補助演算を行う
バンクアンプ演算処理プログラム部１５を備えている。
、自己の通常の信号処理・補助演算を行う自己演算処理
プログラム部１４と、他の調節計Ｃｎ＋１をバンクアッ
プし、他の調節計Ｃｎ＋＋の信号処理・補助演算を行う
バンクアンプ演算処理プログラム部１５を備えている。
デジタル部１１への入力は、通常のデータ入力Ｄｎ、プ
ロセス人力Ｐｎの他に、バ・ノクア・ノブすべき他の調
節計Ｃｎ＋１のデータ入力Ｄｎ＋１、プロセス入力ｐｎ
＋１も含まれる。そして通常の入力Ｄｎ、ＰＳｎは自己
演算処理プログラム部１４に与えられ、他の調節計Ｃｎ
＋１への入力Ｄｎ＋１・ＰＳｎ＋１はバ・ノクア・ノブ
演算処理プログラム部１５に与えられる。
ロセス人力Ｐｎの他に、バ・ノクア・ノブすべき他の調
節計Ｃｎ＋１のデータ入力Ｄｎ＋１、プロセス入力ｐｎ
＋１も含まれる。そして通常の入力Ｄｎ、ＰＳｎは自己
演算処理プログラム部１４に与えられ、他の調節計Ｃｎ
＋１への入力Ｄｎ＋１・ＰＳｎ＋１はバ・ノクア・ノブ
演算処理プログラム部１５に与えられる。
これら自己演算処理プログラム部１４とバ・ツクアップ
演算処理プログラム部１５のプログラム実行は、制御の
サンプリング間隔を時分割して行われる。コントロール
プログラム部１３は、この時分割制御や異常の自己診断
等を行う。
演算処理プログラム部１５のプログラム実行は、制御の
サンプリング間隔を時分割して行われる。コントロール
プログラム部１３は、この時分割制御や異常の自己診断
等を行う。
調節計Ｃｎは、他の調節計Ｃｎ＋１をバ・ツク・アップ
するバックアンプ演算処理プログラム部１５を有するが
、またさらに他の調節計Ｃｎ−１によってバックアップ
される。すなわち調節計Ｃｎ−１も、調節計Ｃｎと同様
にデジタル部１１゛を有し、コント昌−ルプログラム部
１３゛と、自己演算処理プログラム部１４゛と、調節計
Ｃｎをバックアップするバックアロツブ演算処理プログ
ラム部１５−”等を備えている。したがって調節計Ｃｎ
−１のバンクアップ演算処理プログラム部１５”には、
調節計Ｃｎへのデータ入力Ｄｎ、プロセス入力ＰＳｎが
与えられる。そして調節計Ｃｎの自己演算処理プログラ
ム部１４と調節計Ｃｎ−１のバンクアップ演算処理プロ
グラム部１５゛は、調節計Ｃｎの信号処理、補助演算を
実行する。
するバックアンプ演算処理プログラム部１５を有するが
、またさらに他の調節計Ｃｎ−１によってバックアップ
される。すなわち調節計Ｃｎ−１も、調節計Ｃｎと同様
にデジタル部１１゛を有し、コント昌−ルプログラム部
１３゛と、自己演算処理プログラム部１４゛と、調節計
Ｃｎをバックアップするバックアロツブ演算処理プログ
ラム部１５−”等を備えている。したがって調節計Ｃｎ
−１のバンクアップ演算処理プログラム部１５”には、
調節計Ｃｎへのデータ入力Ｄｎ、プロセス入力ＰＳｎが
与えられる。そして調節計Ｃｎの自己演算処理プログラ
ム部１４と調節計Ｃｎ−１のバンクアップ演算処理プロ
グラム部１５゛は、調節計Ｃｎの信号処理、補助演算を
実行する。
調節計Ｃｎ＋１も、バックアップすべき調節計は異なる
が、やはり同様の構成となっている。
が、やはり同様の構成となっている。
調節計Ｃｎの自己演算処理プログラム部１４の出力は、
切替スイッチ１６を介して、アナログ部１２に与えられ
、必要に応じてデータＤＯを直接外部に出力する。また
調節計Ｃｎ−＋のバックアップ演算処理プログラム部１
５′の出力が切替スイッチ１６に結合され、切替スイッ
チ１６が切替えられると、この切替スイッチ１６を介し
て、前記アナログ部１２に加えられ、必要に応じてデー
タＤｏを直接外部に出力するようになっている。
切替スイッチ１６を介して、アナログ部１２に与えられ
、必要に応じてデータＤＯを直接外部に出力する。また
調節計Ｃｎ−＋のバックアップ演算処理プログラム部１
５′の出力が切替スイッチ１６に結合され、切替スイッ
チ１６が切替えられると、この切替スイッチ１６を介し
て、前記アナログ部１２に加えられ、必要に応じてデー
タＤｏを直接外部に出力するようになっている。
また１７は異常検出回路であり、この異常検出回路１７
により異常が検出されると、あるいはコントロールプロ
グラム部１３で異常の自己判断がなされると、異常検出
信号ＢＳがオア回路１８を介して切替スイッチ１６に与
えられるとともに、アンド回路１９に加えられる。アン
ド回路１９の入力の他端には、バックアップを受ける調
節計Ｃｎ−１の異常検出信号ＢＳ’が入力されるように
なっている。アンド回路１９は自己も異常、バックアン
プを受ける調節計も異常の場合に信号ＭＳを出力し、切
替スイッチ２０を自動から手動に切替えるようになって
いる。
により異常が検出されると、あるいはコントロールプロ
グラム部１３で異常の自己判断がなされると、異常検出
信号ＢＳがオア回路１８を介して切替スイッチ１６に与
えられるとともに、アンド回路１９に加えられる。アン
ド回路１９の入力の他端には、バックアップを受ける調
節計Ｃｎ−１の異常検出信号ＢＳ’が入力されるように
なっている。アンド回路１９は自己も異常、バックアン
プを受ける調節計も異常の場合に信号ＭＳを出力し、切
替スイッチ２０を自動から手動に切替えるようになって
いる。
次に、上記実施例の動作を第２図に示すタイムチャート
を参照して説明する。第２図において、Ｔは１制御サン
プリング周期を示している。またＣＰｎ−１、Ｐｎ−ｔ
、Ｐｎ’ は調節計Ｃｎ−＋のコントロールプログラ
ム、自己演算処理プログラム、バックアップ演算処理プ
ログラムを、ＣＰｎ、、Ｐｎ、、Ｐｎ’＋１は調節計Ｃ
ｎのコントロールプログラム、自己演算処理プログラム
、バックアップ演算処理プログラムをそれぞれ示し、波
形がハイレベルの時、実行、タイミングであることを示
している。
を参照して説明する。第２図において、Ｔは１制御サン
プリング周期を示している。またＣＰｎ−１、Ｐｎ−ｔ
、Ｐｎ’ は調節計Ｃｎ−＋のコントロールプログラ
ム、自己演算処理プログラム、バックアップ演算処理プ
ログラムを、ＣＰｎ、、Ｐｎ、、Ｐｎ’＋１は調節計Ｃ
ｎのコントロールプログラム、自己演算処理プログラム
、バックアップ演算処理プログラムをそれぞれ示し、波
形がハイレベルの時、実行、タイミングであることを示
している。
１制御サンプリング周期Ｔのスタートで、調節計Ｃｎ−
＋ 、Ｃｎでは、まずコントロールプログラムＣＰｎ−
１、Ｃｎが実行され、続いてそれぞれ自己演算処理プロ
グラムＰｎ−１、Ｐｎを実行する。調節計Ｃｎでは、デ
ータ入力Ｄｎ、プロセス入力ＰＳｎを受け一自己演算処
理プログラム部１４は、自己の信号処理補助演算を実行
する。自己が正電な場合、切替スイッチ１６は自己演算
処理プログラム部１４側に接続されており、自己演算処
理プログラム部１４の演算結果出力は、切替スイッチ１
６を介して、アナログ部１２に渡されるほか、必要によ
りデータＤＯが直接出力される。
＋ 、Ｃｎでは、まずコントロールプログラムＣＰｎ−
１、Ｃｎが実行され、続いてそれぞれ自己演算処理プロ
グラムＰｎ−１、Ｐｎを実行する。調節計Ｃｎでは、デ
ータ入力Ｄｎ、プロセス入力ＰＳｎを受け一自己演算処
理プログラム部１４は、自己の信号処理補助演算を実行
する。自己が正電な場合、切替スイッチ１６は自己演算
処理プログラム部１４側に接続されており、自己演算処
理プログラム部１４の演算結果出力は、切替スイッチ１
６を介して、アナログ部１２に渡されるほか、必要によ
りデータＤＯが直接出力される。
アナログ部１２は、ＰＩＤ演算等の制御演算を行い、通
常は切替スイッチ２０がＡ（自動）側に倒されているの
で、切替スイッチ２０を介して操作出力ｅｍを導出する
。
常は切替スイッチ２０がＡ（自動）側に倒されているの
で、切替スイッチ２０を介して操作出力ｅｍを導出する
。
調節計Ｃｎ−１とＣｎのそれぞれ自己演算処理プログラ
ムＰｎ−＋ 、Ｐｎの実行時間は、それぞれのプログラ
ム容量により相違するが、いずれもこの自己演算処理が
終了すると、再びコントロールプログラムＣＰｎ−ｔ
、ＣＰｎの実行を経て、今度はバンクアンプ演算処理プ
ログラムＰｎ”、Ｐ ｎ’ ＋ １の実行に移る。すな
わち調節計Ｃｎ−ｔでは、バックアップ演算処理プログ
ラム部１５“で調節計Ｃｎの信号処理・補助演算を行い
、調節計Ｃｎでは、バックアンプ演算処理プログラム部
１５で調節計Ｃｎ ＋＋の信号処理・補助演算を行う。
ムＰｎ−＋ 、Ｐｎの実行時間は、それぞれのプログラ
ム容量により相違するが、いずれもこの自己演算処理が
終了すると、再びコントロールプログラムＣＰｎ−ｔ
、ＣＰｎの実行を経て、今度はバンクアンプ演算処理プ
ログラムＰｎ”、Ｐ ｎ’ ＋ １の実行に移る。すな
わち調節計Ｃｎ−ｔでは、バックアップ演算処理プログ
ラム部１５“で調節計Ｃｎの信号処理・補助演算を行い
、調節計Ｃｎでは、バックアンプ演算処理プログラム部
１５で調節計Ｃｎ ＋＋の信号処理・補助演算を行う。
この場合、実行タイミングはずれるが、調節計Ｃｎで実
行する自己演算処理プログラムＰｎと調節計Ｃｎ−１で
実行するバンクアップ演算処理プログラムＰｎ’ は同
じ内容である。
行する自己演算処理プログラムＰｎと調節計Ｃｎ−１で
実行するバンクアップ演算処理プログラムＰｎ’ は同
じ内容である。
ハックアップ演算処理プログラムＰｎ’ 、Ｐｎ’＋１
が終了すると、それぞれコントロールプログラム部ＣＰ
ｎ−＋ 、ＣＰｎに移り、１制御サンプリング周期Ｔの
動作が終了する。そして調節計Ｃｎ−＋ 、Ｃｎが正常
である限り、上記１制御サンプリング周期毎の動作が繰
り返し継続される。
が終了すると、それぞれコントロールプログラム部ＣＰ
ｎ−＋ 、ＣＰｎに移り、１制御サンプリング周期Ｔの
動作が終了する。そして調節計Ｃｎ−＋ 、Ｃｎが正常
である限り、上記１制御サンプリング周期毎の動作が繰
り返し継続される。
しかし動作中にコントロールプログラム部１３、または
異常検出回路１７がデジタル部１１の異常を検出すると
、オア回路１８に異常検出信号ＥＳが出力される。この
異常検出信号ＢＳにより、切・替スイッチ１６が切・替
えられ、自己演算処理プログラム部１４の出力が切離さ
れ、調節計Ｃｎ−＋のバックアップ演算処理プログラム
部１５”の出力が、切替スイッチ１６を介してアナログ
部１２に与えられるとともに、その出力Ｄｏが必要によ
り直接導出される。アナログ部１２では、バンクアンプ
演算処理プログラム部１５゛よりのデータを受けてＰＩ
Ｄ演算等を行い、もし調節計Ｃｎ−１に異常がなければ
、切替スイッチ２ｏはＡ（１１Ｉに倒されているので、
この切替スイッチ２ｏを通して操作出力ｅｍを導出する
。このようにして、調節計Ｃｎのデジタル部１１がダウ
ンしても、他の調節計Ｃｎ−１がバックアップすること
になる。
異常検出回路１７がデジタル部１１の異常を検出すると
、オア回路１８に異常検出信号ＥＳが出力される。この
異常検出信号ＢＳにより、切・替スイッチ１６が切・替
えられ、自己演算処理プログラム部１４の出力が切離さ
れ、調節計Ｃｎ−＋のバックアップ演算処理プログラム
部１５”の出力が、切替スイッチ１６を介してアナログ
部１２に与えられるとともに、その出力Ｄｏが必要によ
り直接導出される。アナログ部１２では、バンクアンプ
演算処理プログラム部１５゛よりのデータを受けてＰＩ
Ｄ演算等を行い、もし調節計Ｃｎ−１に異常がなければ
、切替スイッチ２ｏはＡ（１１Ｉに倒されているので、
この切替スイッチ２ｏを通して操作出力ｅｍを導出する
。このようにして、調節計Ｃｎのデジタル部１１がダウ
ンしても、他の調節計Ｃｎ−１がバックアップすること
になる。
また調節計Ｃｎ ＋１がダウンした場合は、調節計Ｃｎ
でバンクアンプすることになる。
でバンクアンプすることになる。
調節計Ｃｎが異常の場合において、さらにハックアンプ
を受けるべき調節計Ｃｎ−１もダウンしている場合には
、アンド回路１９の再入力端に異常検出信号ＥＳ、ＢＳ
’ が入力さ、れることに′なるので、アンド回路１９
は信号ＭＳを出力することになり、この信号ＭＳによっ
て切替スイッチ２゜はＭ（手動）側に切替えられる。
を受けるべき調節計Ｃｎ−１もダウンしている場合には
、アンド回路１９の再入力端に異常検出信号ＥＳ、ＢＳ
’ が入力さ、れることに′なるので、アンド回路１９
は信号ＭＳを出力することになり、この信号ＭＳによっ
て切替スイッチ２゜はＭ（手動）側に切替えられる。
以上のように、この実施例では、各調節計が互いに自己
の演算処理プログラムを持つとともに、他の調節計をバ
ックアンプする演算処理プログラムを持ち、逆にさらに
他の調節針によってバンクアンプされ、特別のバンクア
ップ機を設けずとも相互にバックアップできるようにな
っている。
の演算処理プログラムを持つとともに、他の調節計をバ
ックアンプする演算処理プログラムを持ち、逆にさらに
他の調節針によってバンクアンプされ、特別のバンクア
ップ機を設けずとも相互にバックアップできるようにな
っている。
なお、上記実施例において、プログラムＰｎ”は、プロ
グラムＰｎをトラッキングしているが、両者に時間的な
差があってはならない場合には、両調節計間で同期信号
φを授受して同期をとればよい。
グラムＰｎをトラッキングしているが、両者に時間的な
差があってはならない場合には、両調節計間で同期信号
φを授受して同期をとればよい。
また、上記実施例において、各調節計のデジタル部の自
己演算処理シ°ログラム部とバックアップ演算処理プロ
グラム部の容量は等分する必要ばなく、例えば自己演算
処理プログラムの大なる調節針には、小なる自己演算処
理プログラムの調節針をバックアップさせれば、メモリ
容量を効率良く使用することができる。
己演算処理シ°ログラム部とバックアップ演算処理プロ
グラム部の容量は等分する必要ばなく、例えば自己演算
処理プログラムの大なる調節針には、小なる自己演算処
理プログラムの調節針をバックアップさせれば、メモリ
容量を効率良く使用することができる。
また、上記実施例は、複数の調節計を並設する場合につ
いて説明したが、この発明は調節針に限ルコトなく、多
機能化するためのデジタル回路と動作の安定性や信頼性
を確保するためのアナログ回路を含むハイブリッド処理
装置が複数個並設されるハイブリッド制御装置に広く適
用できる。
いて説明したが、この発明は調節針に限ルコトなく、多
機能化するためのデジタル回路と動作の安定性や信頼性
を確保するためのアナログ回路を含むハイブリッド処理
装置が複数個並設されるハイブリッド制御装置に広く適
用できる。
（へ）効果
この発明によれば、多数の調節計（処理装置）に、各々
特別にもう１つのバックアップ機を設＆ノる必要がなく
、また信頼性の高いアナログ部は２重構造としないので
無駄がなく、コスト及びスペースが節約できる。また相
互ハックアンプ：により故障時の安全性が高まるので、
各調節針に複数な演算処理機能を持たせることができる
。その上、異常発生を受けて切替を判断するような装置
を外部に特別に設ける必要がない等の利゛点がある。
特別にもう１つのバックアップ機を設＆ノる必要がなく
、また信頼性の高いアナログ部は２重構造としないので
無駄がなく、コスト及びスペースが節約できる。また相
互ハックアンプ：により故障時の安全性が高まるので、
各調節針に複数な演算処理機能を持たせることができる
。その上、異常発生を受けて切替を判断するような装置
を外部に特別に設ける必要がない等の利゛点がある。
第１図はこの発明の１実施例を示すブロック図、第２図
は同プロセス制御装置の動作を説明するためのタイムチ
ャート、第３図は従来のプロセス制御装置の１例を示す
ブロック図である。 Ｃｎ＝１ ・Ｃｎ−Ｃｎ＋１ ：調節針、１１・１１゛
：デジタル部、１２：アナログ部、１３・１３” ：コ
ントロールプログラム部、１４：自己演算処理プログラ
ム部、 １５・１５° −バックアンプ演算処理プログラム部、 １６：切替スイッチ、１７：異常検出回路特許出願人
株式会社島津製作所 代理人 弁理士 中 村 茂 信 第２図
は同プロセス制御装置の動作を説明するためのタイムチ
ャート、第３図は従来のプロセス制御装置の１例を示す
ブロック図である。 Ｃｎ＝１ ・Ｃｎ−Ｃｎ＋１ ：調節針、１１・１１゛
：デジタル部、１２：アナログ部、１３・１３” ：コ
ントロールプログラム部、１４：自己演算処理プログラ
ム部、 １５・１５° −バックアンプ演算処理プログラム部、 １６：切替スイッチ、１７：異常検出回路特許出願人
株式会社島津製作所 代理人 弁理士 中 村 茂 信 第２図
Claims (1)
- （１）デジタル部とアナログ部を含む同型のハイブリッ
ド処理装置が複数個並設されるハイブリッド制御装置に
おいて、 前記各処理装置のデジタル部には、自己の入力を受けて
自己の所定の演算を実行する自己演算処理手段と、バッ
クアップすべき他の処理装置の入力を受けて、その処理
装置の演算を実行し、演算値をその処理装置に出力する
バックアップ演算処理手段を含み、これら両演算処理手
段を時分割動作させるとともに、さらに自己の異常を検
出する異常検出手段と、この異常検出手段の出力に応答
して、前記自己演算処理手段の出力とバックアップを受
ける処理装置のバンクアップ演算処理手段の出力とを選
択的に切替える切替手段とを備え、平素は前記自己演算
処理手段の出力を、異常が生じた場合にはバックアップ
を受ける処理装置のバックアンプ演算処理手段出力を、
それ゛ぞれ自己の前記アナログ部に渡すことを特徴とす
るハイブリッド制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22032483A JPS60112103A (ja) | 1983-11-21 | 1983-11-21 | ハイブリッド制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22032483A JPS60112103A (ja) | 1983-11-21 | 1983-11-21 | ハイブリッド制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60112103A true JPS60112103A (ja) | 1985-06-18 |
| JPH055122B2 JPH055122B2 (ja) | 1993-01-21 |
Family
ID=16749356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22032483A Granted JPS60112103A (ja) | 1983-11-21 | 1983-11-21 | ハイブリッド制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60112103A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622301A (ja) * | 1985-06-27 | 1987-01-08 | Meidensha Electric Mfg Co Ltd | プラントの制御装置 |
| JPH01265304A (ja) * | 1988-04-18 | 1989-10-23 | Hokkaido Electric Power Co Inc:The | 機能分散型システムのデュプレックス運用方法 |
| JPH01265303A (ja) * | 1988-04-18 | 1989-10-23 | Hokkaido Electric Power Co Inc:The | 機能分散型システムの構築方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07236660A (ja) * | 1994-02-28 | 1995-09-12 | Matsunaga Seisakusho:Kk | 車椅子 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5674703A (en) * | 1979-11-26 | 1981-06-20 | Hitachi Ltd | Automobile control device |
| JPS58150148U (ja) * | 1982-03-30 | 1983-10-07 | 株式会社島津製作所 | ハイブリツドコントロ−ラ |
-
1983
- 1983-11-21 JP JP22032483A patent/JPS60112103A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5674703A (en) * | 1979-11-26 | 1981-06-20 | Hitachi Ltd | Automobile control device |
| JPS58150148U (ja) * | 1982-03-30 | 1983-10-07 | 株式会社島津製作所 | ハイブリツドコントロ−ラ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622301A (ja) * | 1985-06-27 | 1987-01-08 | Meidensha Electric Mfg Co Ltd | プラントの制御装置 |
| JPH01265304A (ja) * | 1988-04-18 | 1989-10-23 | Hokkaido Electric Power Co Inc:The | 機能分散型システムのデュプレックス運用方法 |
| JPH01265303A (ja) * | 1988-04-18 | 1989-10-23 | Hokkaido Electric Power Co Inc:The | 機能分散型システムの構築方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH055122B2 (ja) | 1993-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6122803B2 (ja) | ||
| US5638510A (en) | Multiplexed system with watch dog timers | |
| JPS6149154A (ja) | 自動車用制御装置 | |
| JPS60112103A (ja) | ハイブリッド制御装置 | |
| JP3536293B2 (ja) | 二重化コンピュータ装置 | |
| JPH0599061A (ja) | 自動車用制御装置 | |
| JPH0312322B2 (ja) | ||
| JPH06305376A (ja) | 車輌用制御装置 | |
| JPS6123204A (ja) | ２重化制御装置 | |
| JPS5854470A (ja) | 多重系電子計算機システム構成制御方式 | |
| JPH061401B2 (ja) | 制御装置のバツクアツプ方式 | |
| JPH04246732A (ja) | マイクロプロセッサ制御回路 | |
| JPH0435761B2 (ja) | ||
| JPS60237523A (ja) | 内部時計の制御装置 | |
| JPH04182801A (ja) | デジタル制御装置 | |
| JPH037961B2 (ja) | ||
| JPS62186301A (ja) | コントロ−ラのバツクアツプ回路 | |
| JP2000076149A (ja) | チャネル二重化式通信ドライバ | |
| JPH08104224A (ja) | 電子制御ユニットの故障検出装置 | |
| JPS595302A (ja) | プラント分散制御方法 | |
| JPH04257931A (ja) | 計算機システム | |
| JPH05274169A (ja) | 計算機 | |
| JPS6373411A (ja) | クロツク供給装置 | |
| JPH03244001A (ja) | ３重化制御装置 | |
| WO2008072350A1 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 |